

論文

새로운 분할법에 의한 회로망해석

正會員 金俊鉉* 正會員 宋賢善**

Analysis of Large-Scale Network using a new Network Tearing Method

Joon Hyun KIM*, Hyun Seon SONG** *Regular Members*

要 約 회로망내에 존재하는 절점과 가지를 분할하여 몇개의 부분회로망으로 나누고 분할점점에서의 전압 및 전류 관계식으로부터 회로망방정식을 정식화 하여 각 부분회로망 별로 독립적으로 처리함으로서 대형회로망을 효율적으로 해석 할 수 있도록 하였다. 본 논문에서 제안한 분할회로망에 대한 방정식은 분할하기 전의 단일회로망에 대한 방정식과 비교 할 때 절점의 순서만 재 배열한 결과가 되므로, 종래의 단일회로망에 대한 산법을 그대로 분할법에 적용할 수 있다. 또한, 어드미던스행렬의 블록대각형구조를 이용한 병렬계산 알고리즘을 제시하였다.

ABSTRACT This paper concerns a study on the theory of tearing which analyzes a large scale network by partitioning it into a number of small subnetworks by cutting through some of the existing nodes and branches in the network. By considering of the relationship its voltage and current of node cutting before and after, the constitutive equations of tearing method is equivalent to renumbering the nodes of unturn network equations. Therefore the analysis of network is conveniently applied as same algorithm that is used in unturn network. Also the proposed nodal admittance matrix is put in block diagonal form, therefore this method permit parallel processing analysis of subnetworks. 30 node network was tested and the effectiveness of the proposed algorithm was proved.

I. 서론

근년, 대형회로망을 제어하거나 해석함에 있어서 계산시간 및 컴퓨터의 효용성을 향상시키기 위하여 회로망을 분할하여 병렬로 해석하는 문제에 많은 연구가 진행되고 있다.

회로망 분할해석법의 기본 알고리즘은 단일회로망(unturn network)을 몇 개의 부분회로망(subnetwork)으로 나누어서 먼저, 각 부분회로망에 대하여 해석하고 연계가지(interconnection branch)에 의하여 각 부분회로망의 해석결과를

**漢陽大學校工科大學 電氣工學科
Dept. of Electrical Engineering
Han Yang Univ. Seoul, 133 Korea.

*東洋工業専門大學
Dept. of Electricity Dong Yang
Technical College, Seoul, 152 Korea
論文番號 : 87-27 (接受 1987. 3. 27)

결합시켜 회로망을 해석하는 방법으로 Kron에 의하여 제시되었다⁽¹⁾.

분할해석법은 회로망을 분할하는 방법에 따라 가지(branch)를 분할하는 방법과 절점(node)을 분할하는 방법으로 대별되는데, 가지를 분할하는 방법은 Tensor이론을 도입하여 해석함으로서 컴퓨터의 적은 기억용량으로 분할 전의 방법과 동일한 결과를 얻을 수 있는 장점을 가지고 있으나 이론의 복잡성 및 난해한 점으로 일반화 되지 못하고 있는 실정이다⁽²⁾⁻⁽⁴⁾. 절점을 분할하는 방법으로 Sassen은 연계가지가 인접한 양 부분회로 망에 중복되게 회로망을 분할하고 분할 절점에 놓은 가상적인 전압원을 제어하여 연계가지에 전류가 흐르지 않도록 한 것으로 해석상의 문제점은 여전히 남아 있다⁽⁵⁾.

본 논문에서는 가지분할법과 절점분할법을 혼합한 새로운 회로망분할법 즉, 절점과 가지를 함께 분할함으로서 각 부분절점(torn node)과 분할가지(torn branch)가 각 부분회로망으로 나누어 지도록 회로망을 분할한 다음, 가지를 통하여 전송되는 용량관계를 고려하여 절점분할 전, 후의 전압 및 전류 관계식을 정식화하였다. 회로망 방정식의 정식화과정에서 유도된 어드미턴스 행렬은 분할하기 전의 단일회로망의 어드미턴스행렬과 비교할 때 절점의 순서만 재배열(reordering) 한 결과가 되므로 종래의 단일회로망을 해석하는 산법을 그대로 적용할 수 있어서 지금까지 분할법에 내재되어 있던 문제점을 해결하였다. 또한, 본 논문에서 제안한 어드미턴스행렬은 각 부분회로망별로 분류 대각형(block diagonal form)으로 구성되어 있는 점에 주목하여 대규모 연산을 병렬로 처리할 수 있는 알고리즘을 제안함으로써 분할법의 특성을 충분히 활용할 수 있도록 하였다.

II. 분할법에 의한 회로망방정식의 정식화

II - 1. 회로망분할 알고리즘

회로망분할법의 특징은 병렬구조전산기⁽⁶⁾에 의하여 각 부분회로망별로 독립적으로 연산, 즉 병렬처리할 수 있으므로 본 논문에서는 이러한 장

점을 충분히 활용하기 위하여 각각의 다른 부분회로망에 존재하는 가지들 사이에 상호결합요소가 존재하지 않도록 회로망을 분할하였고, 전산기의 기억용량과 절점들의 연결상태를 고려하여 연산시간이 최소가 되도록 부분회로망의 절점수를 결정하였다.

일반적으로 많은 시간을 요하는 역행렬계산에서, 행렬차원의 3승에 비례하는 연산시간 T를 최소화하도록 하였다.

즉,

$$\text{최소화 : } T = K \sum_{i=1}^m n_i^3 \quad | \\ \text{제 약 : } N = \sum_{i=1}^m n_i \quad | \quad (1)$$

단, m : 부분회로망 수

N : 회로망의 총 절점 수

n_i : 부분회로망 i의 절점 수

K : 비례상수

로 된다. 따라서 Lagrange 미정계수 λ 를 도입한 연산시간의 최소화조건⁽⁷⁾은

$$T = K \sum_{i=1}^m n_i^3 + \lambda (N - \sum_{i=1}^m n_i) \quad | \\ \partial \hat{T} / \partial n_i = 0 \quad | \quad (2)$$

로 되고, 연산시간을 최소화 하기 위한 필요조건은



$$n_1 = n_2 = \dots = n_m \quad (3)$$

로 표현되므로, 모든 부분회로망이 동일한 절점 수를 가지고 분할하면 된다.

본 논문에서 제안한 회로망분할법을 모델회로망에 대하여 그림 1과 같이 예시하였으며, 그림 1.a는 분할하기 전의 단일회로망을, 그림 1.b는 분할된 회로망을 나타내고 있는데 여기서 부분 절점의 첨자는 부분회로망을, 절선은 분할가지를 의미한다.

II - 2. 회로망방정식의 정식화

그림 1.b에서 KCL 방정식으로부터 회로망방정식을 유도하고 각 부분회로망별로 비분할절점

그림 1-(a) 단일회로망
Untorn network.그림 1-(b) 분할회로망의 구성
Configuration of subnetwork.

$$\left[\begin{array}{c|ccccc|cccccc|c} I_1 & 1 & Y_{11} & Y_{12} & & 5 & Y_{13_1} & 4_1 & 3_2 & 6_2 & 3_3 & 4_3 & 6_3 & V_1 \\ I_2 & 2 & Y_{21} & Y_{22} & & & Y_{23_1} & Y_{24_1} & & & & & & V_2 \\ I_5 & 5 & & & & Y_{55} & & & Y_{53_2} & Y_{56_2} & & & & V_5 \\ I_7 & 7 & & & & & & & & & Y_{74_3} & Y_{76_3} & & V_7 \\ \hline I_{31} & 3_1 & Y_{3_1,1} & Y_{3_1,2} & & & Y_{3_1,3_1} & Y_{3_1,4_1} & & & & & & V_{3_1} \\ I_{4_1} & = 4_1 & & Y_{4_1,2} & & & Y_{4_1,3_1} & Y_{4_1,4_1} & & & & & & V_{4_1} \\ I_{3_2} & 3_2 & & & Y_{3_2,5} & & Y_{3_2,3_2} & Y_{3_2,6_2} & & & & & & V_{3_2} \\ I_{6_2} & 6_2 & & & Y_{6_2,5} & & Y_{6_2,3_2} & Y_{6_2,6_2} & & & & & & V_{6_2} \\ I_{3_3} & 3_3 & & & & & Y_{3_2,3_3} & Y_{3_2,4_3} & Y_{3_2,6_3} & & & & & V_{3_3} \\ I_{4_3} & 4_3 & & & Y_{4_3,7} & & Y_{4_3,6_2} & Y_{4_3,4_3} & Y_{4_3,6_3} & & & & & V_{4_3} \\ I_{6_3} & 6_3 & & & Y_{6_3,7} & & Y_{6_3,3_3} & Y_{6_3,4_3} & Y_{6_3,6_3} & & & & & V_{6_3} \end{array} \right] \quad (4)$$

과 분할 절점으로 나누어서 행렬로 표현하면 다음과 같다.

또한, 그림 1-(b)에서 분할 가지의 양 끝 절점을 p, q 라 하면 가지를 분할하기 전, 후에 가지를 통하여 전송되는 용량은 식 (5)와 같다.

$$Q_{pq} = \sum_{i=1}^m Q_{p_i q_i} \quad (5)$$

단, Q_{pq} : 분할 전의 가지 pq 의 용량

$Q_{p_i q_i}$: 부분회로망 i 에 존재하는 분할 가지 pq 의 용량

그런데 용량은 에너지의 차원으로서 일반적으로 절점전압과 가지전류의 함수로서 표현되는데, 절점전압을 일정하게 유지할 때 가지를 통하여 흐르는 전류는 식 (5)의 용량관계로부터 다음과 같은 관계식을 얻을 수 있다.

$$V_K = V_{K_1} = V_{K_2} = \cdots = V_{K_m} \quad (6)$$

$$I_K = I_{K_1} + I_{K_2} + \cdots + I_{K_m} \quad (7)$$

단, K : 분할전의 절점

K_i : 부분회로망 i 에 존재하는 부분절점

식 (4), (6) 및 (7)로부터 분할점에 관련된 어드미턴스행렬을 새로운 기호 SUB(·)를 도입하여 일반화하면 다음과 같이 두 가지 경우로 요약할 수 있다.

(1) 분할점 p와 비분할점 r의 상호어드미턴스

$$Y_{pr} = \sum_i Y_{pi} Y_{ir}; i = \{SUB(p)\} \cap \{SUB(r)\} \quad (8)$$

(2) 분할점 p 및 q의 자기 및 상호어드미턴스

$$Y_{pp} = \sum_i Y_{pi} Y_{qi}; i = \{SUB(p)\} \quad (9)$$

$$Y_{pq} = \sum_i Y_{pi} Y_{qi}; i = \{SUB(p)\} \cap \{SUB(q)\} \quad (10)$$

단, SUB(·)은 절점(·)이 속해 있는 부분회로망의 집합이다. 식 (8), (9) 및 (10)을 식 (4)에 대입하여 정리하면 다음과 같이 된다.

$$Z_{uc} = Y_{uv}^{-1} Y_{uc} [Y_{cu} Y_{uu}^{-1} Y_{uc} - Y_{cc}]^{-1} \quad (13-2)$$

$$Z_{cu} = [Y_{cu} Y_{uv}^{-1} Y_{uc} - Y_{cc}]^{-1} Y_{cu} Y_{uu}^{-1} \quad (13-3)$$

$$Z_{cc} = -[Y_{cu} Y_{uv}^{-1} Y_{uc} - Y_{cc}]^{-1} \quad (13-4)$$

로 된다.

이상으로부터 분할회로망에 의하여 유도한 어드미턴스행렬은 단일회로망의 어드미턴스행렬과 비교할 때, 다음과 같은 두 가지 특징을 가지고 있다.

1) 본 논문에서 제시한 어드미턴스행렬의 절점구성은 비분할점, 분할점의 차례로 배열되어 있다. 즉, 단일회로망의 어드미턴스행렬에서 절점의 순서를 재배열한 결과가 된다.

2) 어드미턴스행렬의 비분할점은 각 부분회로망별로 복록대각형구조로 구성되어 있다.

$$\begin{bmatrix} I_1 \\ I_2 \\ I_5 \\ I_7 \\ I_3 \\ I_4 \\ I_6 \end{bmatrix} = \begin{bmatrix} Y_{11} & Y_{12} & & & Y_{13} & & \\ Y_{21} & Y_{22} & & & Y_{23} & Y_{24} & \\ & & Y_{55} & & Y_{53} & & Y_{56} \\ & & & Y_{77} & & & \\ Y_{31} & Y_{32} & Y_{35} & & Y_{33} & Y_{34} & Y_{36} \\ & Y_{42} & & Y_{47} & Y_{43} & Y_{44} & Y_{46} \\ & & Y_{65} & Y_{67} & Y_{63} & Y_{64} & Y_{66} \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ V_5 \\ V_7 \\ V_3 \\ V_4 \\ V_6 \end{bmatrix} \quad (11)$$

식 (11)에서 어드미턴스행렬을 분할점과 비분할점으로 나누어서 각각 점자 C와 U로 간단하게 표현하면

$$\begin{bmatrix} I_u \\ I_c \end{bmatrix} = \begin{bmatrix} Y_{uv} & Y_{uc} \\ Y_{cu} & Y_{cc} \end{bmatrix} \begin{bmatrix} V_u \\ V_c \end{bmatrix} \quad (12)$$

로 되고, 또한 이 식은

$$\begin{bmatrix} V_u \\ V_c \end{bmatrix} = \begin{bmatrix} Z_{uv} & Z_{uc} \\ Z_{cu} & Z_{cc} \end{bmatrix} \begin{bmatrix} I_u \\ I_c \end{bmatrix} \quad (13)$$

$$\text{단, } Z_{uv} = Y_{cc}^{-1} [I - Y_{cc} (Y_{cu} Y_{uu}^{-1} Y_{uc} - Y_{cc})^{-1} Y_{cu} Y_{uu}^{-1}] \quad (13-1)$$

III. 단일회로망의 해법과 분할회로망의 해법

단일회로망의 해석법과 분할회로망의 해석법의 관계를 비교하기 위하여 그림 1-(a)의 단일회로망에 대한 전류방정식에 행렬분해법(matrix partition method)⁽⁸⁾을 적용하여 2개의 소행렬로 표현하면,

$$\begin{bmatrix} I_1 \\ I_2 \end{bmatrix} = \begin{bmatrix} Y_{11} & Y_{12} \\ Y_{21} & Y_{22} \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \end{bmatrix} \quad (14)$$

로 되고, 식(14)에 중첩의 정리를 적용하여 해를 구하면

$$\left. \begin{array}{l} V_1 = V_{11} + V_{12} \\ V_2 = V_{21} + V_{22} \end{array} \right\} \quad (15)$$

단,

$$\begin{aligned} V_{11} &= V_1 \Big|_{\substack{I_1=0 \\ I_2=0}} \\ &= Y_{11}^{-1} Y_{12} (Y_{21} Y_{11}^{-1} Y_{12} - Y_{22})^{-1} I_2 \quad (15-1) \end{aligned}$$

$$\begin{aligned} V_{21} &= V_2 \Big|_{\substack{I_1=0 \\ I_2=0}} \\ &= -(Y_{21} Y_{11}^{-1} Y_{12} - Y_{22})^{-1} I_2 \quad (15-2) \end{aligned}$$

$$\begin{aligned} V_{12} &= V_1 \Big|_{\substack{I_1=0 \\ I_2=0}} \\ &= Y_{11}^{-1} [I - Y_{12} (Y_{21} Y_{11}^{-1} Y_{12} - Y_{22})^{-1} Y_{21} Y_{11}] I_1 \\ &\quad (15-3) \end{aligned}$$

$$\begin{aligned} V_{22} &= V_2 \Big|_{\substack{I_1=0 \\ I_2=0}} \\ &= (Y_{21} Y_{11}^{-1} Y_{12} - Y_{22})^{-1} Y_{21} Y_{11}^{-1} I_1 \quad (15-4) \end{aligned}$$

로 된다. 또, 식 (15)를 행렬로 표현하면 다음과 같다.

$$\begin{bmatrix} V_1 \\ V_2 \end{bmatrix} = \begin{bmatrix} Z_{11} & Z_{12} \\ Z_{21} & Z_{22} \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \end{bmatrix} \quad (16)$$

단,

$$Z_{11} = Y_{11}^{-1} [I - Y_{12} (Y_{21} Y_{11}^{-1} Y_{12} - Y_{22})^{-1} Y_{21} Y_{11}]$$

$$Z_{12} = Y_{11}^{-1} Y_{12} (Y_{21} Y_{11}^{-1} Y_{12} - Y_{22})^{-1}$$

$$Z_{21} = (Y_{21} Y_{11}^{-1} Y_{12} - Y_{22})^{-1} Y_{21} Y_{11}^{-1}$$

$$Z_{22} = -(Y_{21} Y_{11}^{-1} Y_{12} - Y_{22})^{-1}$$

단일회로망으로부터 유도한 식 (16)과 회로망분할법에서 유도한 식 (13)은 그 구성이 서로 같다. 그러므로, 단일회로망에 행렬분해법을 적용하여 해석하는 문제는 본 논문에서 제안한 회로망분할법에 의한 해석법의 특수형태라고 할 수 있다.

또, 식 (14)와 식 (15)에서 V_{12} 는

$$V_{12} = (Y_{11} - Y_{12} Y_{22}^{-1} Y_{21})^{-1} I_1 \quad (17)$$

로 되고, 식 (17)과 식 (15-3)으로부터 다음과 같은 관계식을 얻을 수 있다.

$$\begin{aligned} &(Y_{11} - Y_{12} Y_{22}^{-1} Y_{21})^{-1} \\ &= [Y_{11}^{-1} - Y_{11}^{-1} Y_{12} (Y_{21} Y_{11}^{-1} Y_{12} - Y_{22})^{-1} \\ &\quad Y_{21} Y_{11}^{-1}] \quad (18) \end{aligned}$$

분할법에 의한 회로망해석에 식 (18)을 적용함으로서 계산소요시간의 절감효과를 얻을 수 있다.

N. 병열구조전산기에 의한 분할회로망의 해석

분할회로망에 의한 어드미턴스행렬은 식 (11)에서 제시한 바와 같이 각 부분회로망별로 블록대각형으로 구성되어 있으므로 병열구조 전산기에 의하여 처리할 수 있는 특성을 가지고 있다.

병열구조전산기는 적어도 두대 이상의 독립된 전산기가 논리적으로나 위치적으로 분리되면서 데이터통신장치 (data communication device)에 의하여 주, 종 관계로 결합되어 네트워크를 이루고 있다. 즉, 종 전산기는 각 부분회로망에 관련된 정보를 서로 독립적으로 처리하며, 주 전산기는 입력정보와 종 전산기에서 처리된 결과로 부터 분할절점에 관한 정보를 처리하도록 구성되어 있다.

분할회로망에 대한 방정식의 해는 식 (13-1) ~ (13-4)에서 제시한 바와 같이 3개의 소행렬 ($[Y_{cu}]$, $[Y_{uu}^{-1}]$, $[Y_{uc}]$)의 곱으로 표현되어 이를 계산하는데 많은 시간이 소요되므로, 본연구에서는 식 (13)에서 직접 해를 구하지 않고 병열구조전산기에 의하여 식 (12)의 어드미턴스행렬을 삼각화분해하여 해를 구하도록 하였다⁽⁹⁾. 즉, 식 (12)에서 각 부분회로망의 어드미턴스행렬을 각 종 전산기에서 독립적으로 삼각화분해하고, 주 전산기에서는 이 결과를 이용하여 분할회로망에 대한 어드미턴스행렬을 삼각화분해하는 것으로, 그 과정은 다음과 같다.

단계 1 : m지역의 종 전산기는 식 (12)에서 m지역의 어드미턴스행렬 ($[Y_{uum}]$)과 분할절점의 어드미턴스행렬 ($[Y_{cum}]$, $[Y_{ucm}]$)을 삼각화 분해한다.

$$\left. \begin{array}{l} L_{UU_m}(i, j) \\ = Y_{UU_m}(i, j) - \sum_{k=1}^{j-1} L_{UU_m}(i, k) U_{UU_m}(k, j); i \geq j \\ \\ U_{UU_m}(i, j) \\ = [Y_{UU_m}(i, j) - \sum_{k=1}^{i-1} L_{UU_m}(i, k) U_{UU_m}(k, j)] / \\ L_{UU_m}(i, i); i < j \end{array} \right\} \quad (19)$$

$$\left. \begin{array}{l} L_{CU_m}(i, j) \\ = Y_{CU_m}(i, j) - \sum_{k=1}^{j-1} L_{CU_m}(i, k) U_{UU_m}(k, j); i \geq j \\ \\ U_{CU_m}(i, j) \\ = [Y_{CU_m}(i, j) - \sum_{k=1}^{i-1} L_{UU_m}(i, k) U_{UU_m}(k, j)] / \\ L_{UU_m}(i, i); i < j \end{array} \right\} \quad (20)$$

단계 2 : 주 전산기에서는 각 종 전산기에서 처리된 식 (19) 및 식 (20)을 이용하여 분할점의 어드미턴스행렬 ($[Y_{CC}]$)를 삼각화분해한다.

$$\left. \begin{array}{l} L_{CC}(i, j) \\ = Y_{CC}(i, j) - \sum_{m=1}^m \sum_{k=1}^{j-1} L_{CU_m}(i, k) U_{UC_m}(k, j); i \geq j \\ \\ U_{CC}(i, j) \\ = [Y_{CC}(i, j) - \sum_{m=1}^m \sum_{k=1}^{i-1} L_{CU_m}(i, k) U_{UC_m}(k, j)] / \\ L_{CC}(i, i); i < j \end{array} \right\} \quad (21)$$

단계 1, 2에서 처리된 결과를 모든 부분 회로망에 대하여 종합하면

$$\left[\begin{array}{cc} L_{UU} & O \\ L_{CU} & L_{CC} \end{array} \right] \left[\begin{array}{cc} U_{UU} & U_{UC} \\ O & U_{CC} \end{array} \right] \left[\begin{array}{c} V_U \\ V_C \end{array} \right] = \left[\begin{array}{c} I_U \\ I_C \end{array} \right] \quad (22)$$

로 되고, 이상 기술한 병렬구조전산기에 의한 행렬의 삼각화분해 과정을 요약하면 그림 2와 같다.

병렬구조전산기에 의한 원활한 전산처리를 위하여 식 (22)를 두개의 식으로 나누어 표현하면

$$\left[\begin{array}{cc} U_{UU} & U_{UC} \\ O & U_{CC} \end{array} \right] \left[\begin{array}{c} V_U \\ V_C \end{array} \right] = \left[\begin{array}{c} J_U \\ J_C \end{array} \right] \quad (23)$$




그림 2 병렬구조 전산기에 의한 삼각화분해
Triangular factorization using parallel processor.

$$\left[\begin{array}{cc} L_{UU} & O \\ L_{CU} & L_{CC} \end{array} \right] \left[\begin{array}{c} J_U \\ J_C \end{array} \right] = \left[\begin{array}{c} I_U \\ I_C \end{array} \right] \quad (24)$$

로 되고, 식 (23) 및 식 (24)에 의하여 해를 구하는 과정은 다음과 같은 3 단계로 요약할 수 있다.

단계 1 : 각 종 전산기는 식 (24)에 의하여 각 부분회로망의 $[J_U]$ 를 산정한다.

$$\text{즉}, [J_U] = [L_{UU}]^{-1} \cdot [I_U] \quad (25)$$

단계 2 : 주 전산기는 식 (25)에 의하여 $[J_C]$ 및 $[V_C]$ 를 산정한다.

$$\text{즉}, [J_C] = [L_{CC}]^{-1} \cdot [I_C - L_{CU} J_U] \quad (26)$$

$$[V_C] = [V_{CC}]^{-1} \cdot [J_C] \quad (27)$$


단계 3 : 각 종 전산기는 식 (27)에 의하여 각 부분회로망의 절점전압을 구한다.

$$\text{즉}, [V_U] = [U_{UU}]^{-1} \cdot [J_U - V_{UC} V_C] \quad (28)$$

V. 수치해석의 결과 및 검토

본 논문에서 제안한 분할법에 의한 회로망해석 알고리즘의 타당성을 입증하기 위하여 그림 3과 같은 30개의 절점을 갖는 회로망에 대하여 시뮬레이션하였다.

본 논문에서 회로망분할법에 적용한 전산PROGRAM은 지금까지 단일회로망에 널리 사용되는 산법을 수정하여 적용함으로서, 종래의 분할법에 적용된 산법보다 간편하게 처리할 수 있을 뿐만 아니라 병렬구조전산기에 의하여 처리할 수

그림 3 30 절점 모델회로망
30 node model network.표 1 모델회로망의 주요결과 비교
Comparison of the results for model network.

CASE 항목 \ CASE	CASE 1	CASE 2	CASE 3	CASE 4	CASE 5
절점 채배열 소요시간 [mS]	3.6	3.24	3.24	3.12	3.0
Fill-in 항 수	15	19	16	13	18
Sparsity [%] (Nm/Nt)	15.77	16.66	16.0	15.33	16.44
부분회로망 수	1	2	3	4	5
분할절점 수	0	3	3	4	5
분할절점 번호		10, 12, 24	10, 12, 24	6, 10, 12, 24	6, 10, 12, 19, 24
각 부분회로망 의 절점 수		$N_1 = 13$ $N_2 = 14$	$N_1 = 11$ $N_2 = 11$ $N_3 = 5$	$N_1 N_2 = 7$ $N_2 = 8$ $N_3 = 6$ $N_4 = 5$	$N_1 = 6$ $N_2 = 4$ $N_3 = 5$ $N_4 = 5$ $N_5 = 5$

* N_n : 비 영요소의 수* N_t : 절점수

있는 알고리즘을 제시함으로서 분할법의 장점을 충분히 활용할 수 있도록 하였다.

표 1은 모델회로망을 2, 3, 4 및 5개로 분할하여 절점재배열 및 어드미턴스행렬의 삼각화분해 과정에서 나타난 주요결과를 비교한 것이다. 표 1에서 제 1항은 FACOM-M180 전산기에 의하여 절점재배열에 소요되는 시간을 실측한 것으로, CASE(2-5)의 경우가 CASE(1)에 비하여 소요시간이 단축되었는데, 이것은 모델 회로망에서 분할점수를 제외한 나머지 절점만을 재배열하였기 때문이다. 제 2항 및 제 3항의 FILL-IN 항과 SPARSITY [%]는 회로망의 어드미턴스행렬을 삼각화분해 할 때 영의 값을 갖는 항이 비영(non-zero)으로 되어 FILL-IN 항이 발생되며 따라서 SPARSITY도 변하게 된다. 이것은 회로망을 구성하고 있는 절점과 가지의 연결상태 및 회로망 분할에 따른 부분계통들의 상호관계에 따라 결정되는 것으로 표 1의 각 CASE별 차이는 실용상 무시할 수 있는 것이다.

또한, 병렬구조 전산기를 이용한 분할회로망 해석법의 효용성을 평가하기 위하여 표 1에서 적용한 모델회로망의 어드미턴스 행렬을 삼각화분해 할 때, 단일전산기에 의하여 수행한 시간과 비교하여 표 2에 나타내었다.

표 2 산출연산 횟수 및 수행시간의 비교

Comparison of numbers of computation and computation time.

CASE 삼각화분해	전산기				
	단일전산기				
	1	2	3	4	5
가산 및 감산[회]	8555	1790	390	154	85
승 산[회]	8990	1946	448	188	110
제 산[회]	30	21	14	12	11
계산시간[ms]	35.052	7.644	1.801	0.786	0.479

표 2에서, 소요시간은 삼각화분해 과정에서 수행하여야 할 산출연산횟수와 밀접한 관계가 있다 즉, N 개의 절점을 가진 단일회로망에 대하여 단일전산기로 수행할 때 소요되는 산출연산의 횟

수는

$$\text{가산 및 감산} : \frac{1}{6} N(N-1)(2N-1)$$

$$\text{승 산} : \frac{1}{3} N(N-1)(N+1)$$

$$\text{제 산} : N$$

으로 되고, m 개로 분할된 회로망을 병렬 전산기로 처리할 경우, 각 부분회로망은 종 전산기에 의하여 독립적으로 처리되므로, 삼각화분해에 소요되는 산출연산 횟수는 가장 많은 절점수를 가지고 있는 부분회로망을 처리하는 종 전산기와 주 전산기의 연산횟수를 합하여

$$\text{가산 및 감산} : \frac{1}{6} N_{i\max}(N_{i\max}-1)(2N_{i\max}-1)$$

$$+ \frac{1}{6} N_c(N_c-1)(2N_c-1)$$

$$\text{승산} : \frac{1}{6} N_{i\max}(N_{i\max}-1)(2N_{i\max}-1)$$

$$+ \frac{1}{2} N_{i\max}(N_{i\max}-1)$$

$$+ \frac{1}{6} N_c(N_c-1)(2N_c-1)$$

$$+ \frac{1}{2} N_c(N_c-1)$$

$$\text{제 산} : N_{i\max} + N_c$$

단, $N_{i\max}$: 절점수가 최대인 부분회로망의 절점 수


N_c : 분할 절점 수

로 되나. 표 2에 보인 바와 같이 병렬 전산기는 단일전산기에 의하여 삼각화분해할 경우보다 계산시간과 연산횟수는 부분회로망 수에 반비례하여 감소하게 된다. 또한, 병렬전산기에 의하여 처리한 CASE(2), (3), (4) 및 (5)에서 종 전산기와 소요시간 만을 비교하면 CASE(3)은 각 부분회로망 절점의 최대값과 최소값의 차가 다른 CASE에 비하여 커서 비효율적이다. 그러므로 각 부분회로망의 절점 수를 동일하게 분할하는 것이 효율적이라고 할 수 있다.

VI. 결 론

대규모회로망을 해석하는데 효과적인 새로운 회로망분할법을 제안하였으며, 그 결과를 요약하면 다음과 같다.

1. 회로망분할법에 의하여 유도한 회로망 방정식은 단일회로망의 방정식에서 절점의 순서를 재배열한 결과와 등가임을 입증하고, 간편한 전산처리 알고리즘을 제시함으로써 종래의 분할해석법의 문제점을 해결하였다.
2. 분할절점을 제외한 나머지 절점을 각부분회로망별로 나누어서 처리하므로 계산속도를 개선하였다.
3. 본 논문에서 제시한 해는 단일회로망의 방정식에 행렬분해법과 중첩의 정리를 도입하여 유도한 해와 일치함을 보임으로써 회로망분할법에 의한 해석법의 특성을 단일회로망의 해석에도 이용할 수 있음을 입증하였다.
4. 병렬구조전산기에 의한 회로망분할법의 체계적인 해석방법과 역행렬계산에 소요되는 시간을 고려한 회로망분할 알고리즘을 제안하였다.



金俊鉉(Joon Hyun KIM) 正會員
1928年7月4日生
1954年3月：漢陽大學校 工科大學 電氣工學科(工學士)
1957年3月：漢陽大學校 大學院 電氣工學科(工學碩士)
1960年～現在：漢陽大學校 工科大學 電氣工學科 教授

参考文献

- (1) G. Kron, "Detailed example of interconnecting piecewise solution", Jour. Franklin Ind., vol. 259, pp. 307~333, Apr. 1955.
- (2) H. H. Happ, "Piecewise methods and applications to power systems", John Wiley & Sons Inc., 1980.
- (3) H. H. Happ, "Diakoptics and piecewise methods", IEEE Trans., vol. PAS-89, no. 7., Sep/Oct. 1970, pp. 1970. pp. 1373~1380.
- (4) H. K. Kesavan, J. Dueckman, "Multi-terminal representations and diakoptics", Jour. Franklin Inst., vol. 313 no. 6, pp. 337~352, Jun. 1982.
- (5) A. M. Sasson, H. E. Brown, "Deduction and clarification on the diakoptics approach", PICA 7th conference proceedings, pp. 433~439, Boston, 1971.
- (6) 서창진, 이창규, "병렬구조전산기를 이용한 최단경로 계산" 대한전기학회지, vol. 34, no. 6, pp. 230~237, 1985.
- (7) H. E. Brown, "Solution of large networks by matrix method", John Wiley and Sons, Inc., 1975.
- (8) L. Roy, "Piecewise solution of large electrical systems by nodal admittance matrix", IEE Trans. vol. PAS-91, no. 4, pp. 1386~1395, 1972.
- (9) A. Brameller, M. N. John, M. R. Scott, "Practical diakoptics for electrical networks", Chapman & Hall Ltd. 1969.



宋賢善(Hyun Seon SONG) 正會員
1953年3月25日生
1979年3月：漢陽大學校 工科大學 電氣工學科(工學士)
1982年2月：漢陽大學校 大學院 電氣工學科(工學碩士)
1985年2月：漢陽大學校 大學院 電氣工學科 博士過程 修了
1983年9月～現在：東洋工業專門大學 電氣科 助教授