

SCCS 및 SCCL 루프 알고리즘의 성능평가

정희원 유호진*, 유홍균*

Performance Evaluation of SCCS and SCCL Loop Algorithm

Ho-Jin Ryu*, Heung-Gyoong Ryu* *Regular Members*

요약

SCCS (sample-correlate-choose-smallest) 알고리즘 및 SCCL (sample-correlate-choose-largest) 알고리즘은 기저대역 DSP 비트 동기화기에 대하여 상당히 효율적이며, 비트 동기화기의 설계에 응용된다. 따라서 이들의 성능을 체계적으로 분석하여 통신 수신시스템에 적용 연구할 필요가 있다. 이 논문에서는 체계적으로 출력에 대한 분석을 하여 성능을 평가하였으며, 성능 분석을 위하여 Markov 체인 모델을 사용하였다. 비트 추적루프의 성능은 지터(jitter)의 MSE (mean square error)과 MAS (mean acquisition step)를 이용하였으며, 이를 유도하여 SCCL 및 SCCS 루프가 상당히 효율적임을 입증하였다.

ABSTRACT

A sample-correlate-choose-smallest (SCCS) and a sample-correlate-choose-largest (SCCL) loop algorithm are effective to the baseband DSP (digital signal processing) synchronizer and generalized to design a bit synchronizer. So there is a need to analyze these loops and apply to communication receiver system. In this work we analyze systematically the behavior states to evaluate the performance. A mathematical Markovian chain model is used for analysis. In the evaluation of the performance of the loops, the MSE (mean square error) of the jitter and MAS (mean acquisition step) are used and derived theoretically. The results illustrate that these loops are very efficient bit synchronizer for digital communication system.

I. 서론

비트 동기화기는 디지털 통신 시스템에 있어서 필수적인 부분이다. 비트 동기는 수신되는 데이터 열에 근거하여 수신기에서의 비트 천이 시점을 올바르고 정확하게 추정하는 것이 목표이며, 수신기는 수신되는 비트 열의 천이시점을 정확하게 알아야지만 정확한 판독을 할 수 있다. 이때에 이용되는 것이 비트 동기화기이며, ELGS (early late gate bit synchronizer)와 DTTL (data transition tracking loop) 등의 종류가 있다. 그러나 기술의 발달로 DSP 프로세서를 이용할 수 있는 비트 동기화기의 설계 및 제작이 가능하므로 여기에서는 최적 비트 동기화기를 구현하는데 더욱 근접

한, SCCS (sample-correlate-choose-smallest) 및 SCCL (sample-correlate-choose-largest) 루프의 성능을 분석하여 효율성을 입증하였다.

Kwang-Cheng Chen 등에 의하여 제안된 SCCS 루프 비트 동기화기는 DSP 칩으로 구현하기에 적당하며, 상당히 효율적인 것으로 알려져 있으며, 이들은 SCCS와 SCCL 알고리즘을 수학적으로 분석하여 성능 평가를 하였으며, 우수한 성능을 가진 것을 입증하였다[1],[2],[3]. 그러나 Chen 등이 분석한 수학적 접근방식에서는 이산적인 결과를 일반적 통계방식을 사용하여 계산하였으므로, 계산방식도 복잡하다. 따라서 이 논문에서는 SCCS와 SCCL 루프의 알고리즘을 분석하여 이산적 결과만을 가지고 수치적으로 접근해 나가는 방식을 사용

* 충북대학교 전자공학과(ecomm@cbucc.chungbuk.ac.kr) 정희원
논문번호 : 97367-1010, 접수일자 : 1997년 10월 10일

하고, 이를 이용하여 SCCS 루프와 SCCL 루프의 비교를 하였다. 먼저 NRZ 신호에 대하여 SCCS 루프의 성능해석을 하였으며, 다음에 SCCL 루프의 성능과 비교하였다.

II. SCCS, SCCL 알고리즘

SCCS 알고리즘 및 SCCL 알고리즘은 여러 가지 비트 양식의 상관곡선에서 최소 혹은 최대 상관점을 찾는 것으로써 제안되었다. [1]에서는 NRZ 신호에 대하여 SCCS 알고리즘을 이용한 루프의 성능평가를 하였으며, 그림 1에서 보는 바와 같이 $C_m(\hat{t}_0 + i) = \sum_{k=1}^N y_{mN + \hat{t}_0 + k + i}$

로 나타낼 수 있다. [2]에서는 biphasе 신호에 대하여 SCCL 알고리즘을 적용한 루프의 성능평가를 하였으며, 그림 2에 구성도가 나타나 있다. 한 주기의 합은 $C_m(\hat{t}_0 + i) = \sum_{k=1}^N g_k \cdot y_{mN + \hat{t}_0 + k + i}$ 로 나타낼 수 있으며, 이때 g_k 는 웨이팅 계수로써 biphasе 신호의 표본값이다. 여기서 N 은 단위 비트주기당 표본의 수이며, $\{y_i\}$ 는 1-b A/D 변환기의 출력이다. SCCS 루프는 최소점을 갖는 시점이 가장 좋은 천이 시점을 나타내며, SCCL 루프의 경우에는 최대값을 갖는 시점이 가장 좋은 천이시점을 나타내게 된다. 먼저 SCCS 알고리즘에 대하여 고찰해보자.

그림 1에서 TDU (timing decision unit)는 $j = \arg \min_{i=-1,0,1} |C_m(\hat{t}_0 + i)|$ 를 찾아내어 시간 추정치 \hat{t}_0 를 다음의 규칙에 따라 바꾸게 된다[1].

- i 만약 $j \neq 0$ 이고 최소값이 유일하게 존재하면, j 방향으로 한 단계 추정치를 변화시킨다.
- ii 만약 $j = 0$ 이거나 최소값이 유일하게 존재하지 않는 경우에는 현재의 추정치를 유지한다.

따라서 추정치가 잘못된 방향으로 나아갈 확률은 점차 줄어들게 되며, 올바른 시간상태로 동기화될 확률은 점점 증가한다. SCCS 루프는 상관곡선에서 절대값을 취하여 국부적으로 대칭 되는 곡선으로 나타내게 된다. 따라서 이 곡선에서 제로크로싱점에 대응되는 최소상관점을 발견할 수 있다. 즉 SCCS는 대부분의 동기화기와 거의 비슷한 동작을 하게 된다.

SCCL 알고리즘도 SCCS 알고리즘과 거의 비슷한 동작을 하며, 단지 시간 추정치를 비트 합의 최대값으로 변화시키는 것만이 다르다. 그림 2에서 TDU (timing decision unit)는 $j = \arg \max_{i=-1,0,1} |C_m(\hat{t}_0 + i)|$

를 찾아내어 시간 추정치 \hat{t}_0 를 다음의 규칙에 따라 바꾸게 된다[2].

- i 만약 $j \neq 0$ 이고 최대값이 유일하게 존재하면, j 방향으로 한 단계 추정치를 변화시킨다.
 - ii 만약 $j = 0$ 이면 현재의 추정치를 유지한다.
 - iii 만약 최대값이 유일하게 존재하지 않는다면, 최대값 중 어느 한쪽으로 추정치를 변화시킨다.
- 위의 규칙중에서 iii항은 π 부근에서 잘못 락(lock)이 발생하는 행업(hang up)의 확률을 확률을 줄여주게 된다[2].




그림 1. SCCS의 구성도 [1]
Fig. 1 The diagram of SCCS




그림 2. SCCL의 구성도
Fig. 2 The diagram of SCCL

III. SCCS 동작해석

그림 1에서 $x_i = Af_i + n_i$ 이라고 하자. f_i 은 단위 크기를 지닌 이상적으로 전송된 신호의 표본이며, A 는 수신된 기저대역 신호의 감쇄상수이다. 또한 n_i

은 신호에 관련된 잡음의 표본이다. 수신신호는 나이 키스트 비율로 표본화된다고 가정하면, LPF의 대역폭은 $B = \frac{1}{2}$ (표본화 주파수)가 되며, 잡음표본은 서로 독립적이 된다. 따라서 n_i 은 평균이 0이고 분산이 BN_0 인 이상적으로 분포된 가우시안 랜덤변수라고 할 수 있다.

1차 Markov 체인은 SCCS를 해석하기 위하여 훌륭한 모델이 된다. 여기에서도 [1]과 마찬가지로 최적의 동기시간상태를 $\frac{N}{2} + 1$ 로 하였으며, 따라서 $\frac{N+1}{2N}$ (bit period)가 된다. NRZ 신호에 대하여 1-b A/D 변환기의 출력 y_i 은 (+1, -1)중 한가지 값을 갖는 이 산 랜덤변수이며, 확률밀도함수는 다음과 같다[1].

$$\Pr\{y_i \neq f_i\} = r = Q\left(\sqrt{\frac{A^2}{BN_0}}\right) \quad (1)$$

$$\Pr\{y_i = f_i\} = q = 1 - r \quad (2)$$

여기서 $Q(\cdot)$ 은 Q 함수이다. 만약 ($m-1$) 번째 비트에서의 추정치 \hat{t}_0 가 Markov 체인의 n 상태, $1 \leq n \leq \frac{N}{2} + 1$,에 존재한다면 다음 세 개의 랜덤변수는 TDU (time decision unit)에서 생기는 세 개의 결정치와 등가이다.

$$Y_n^{-1} = \sum_{k=0}^{N-1} y_{n+k-1} \quad (3)$$

$$Y_n^0 = \sum_{k=0}^{N-1} y_{n+k} \quad (4)$$

$$Y_n^{+1} = \sum_{k=0}^{N-1} y_{n+k+1} \quad (5)$$

랜덤변수 Y_n 에서 n 이 의미하는 것은 $\hat{t}_0 = n$ 이며, Y_n 의 분포는 다음의 연속적으로 들어오는 비트의 형식에 의하여 결정되고, 다음과 같은 동일한 확률을 지니고 있다.

경우 1. 비트 형식이 “11” 혹은 “00”인 경우 즉 $f_i = +1 + 1$ 혹은 $-1 - 1$ 인 경우이며, 이것은 데이터 천이가 존재하지 않는다는 것을 의미한다. 절대값을 취하게 되므로 $+1 + 1$ 만을 고려하기로 하자. 이 경우

$$\Pr\{Y_n^0 = N-2i\} = \binom{N}{i} q^{N-i} r^i \quad (6)$$

가 된다.

Y_n^{-1} 과 Y_n^0 를 비교하면 Y_n^0 의 처음 비트와 Y_n^{-1} 의 마지막 비트만 다르고 나머지는 공유하게 된다. Y_n^{-1} 가 정해진 상태에서 $|Y_n^{-1}|$ 은 Y_n^0 의 처음 비트와 Y_n^{-1} 의 마지막 비트의 값에 의하여 결정되며, 따라서 $|Y_n^{-1}|$ 은 $|Y_n^0| + 2$, $|Y_n^0|$, $|Y_n^0| - 2$ 의 세 가지 값 중 하나를 갖는다. $|Y_n^{-1}|$ 가 $|Y_n^0|$ 와 같은 값을 갖는 경우는 Y_n^0 의 처음 비트와 Y_n^{-1} 의 마지막 비트에 동시에 오차가 발생한 경우 혹은 그렇지 않은 경우이다. 그리고 $|Y_n^0| + 2$, $|Y_n^0| - 2$ 의 값을 갖는 경우는 어느 한쪽만 오차가 발생한 경우가 된다. 랜덤변수 $|Y_n^{-1}|$ 와 $|Y_n^{+1}|$ 의 확률을 구하면

$$\Pr\{|Y_n^{-1}| = |Y_n^0| + 2\} = qr \quad (7)$$

$$\Pr\{|Y_n^{-1}| = |Y_n^0|\} = q^2 + r^2 \quad (8)$$

$$\Pr\{|Y_n^{-1}| = |Y_n^0| - 2\} = qr \quad (9)$$

$$\Pr\{|Y_n^{+1}| = |Y_n^0| + 2\} = qr \quad (10)$$

$$\Pr\{|Y_n^{+1}| = |Y_n^0|\} = q^2 + r^2 \quad (11)$$

$$\Pr\{|Y_n^{+1}| = |Y_n^0| - 2\} = qr \quad (12)$$

상태 n 에서 $n+1$ 으로 이동할 확률 $p_{n,n-1}$ 은

$$p_{n,n-1} =$$

$$\Pr\{|Y_n^{-1}| < |Y_n^0| \text{ and } |Y_n^{-1}| < |Y_n^{+1}|\} \quad (13)$$

$P_{n,n}$ 과 $P_{n,n+1}$ 도 동일한 방식으로 구해지므로, 경우 1에서의 변환확률밀도 p_1 은

$$p_{1,n,n-1} = A_1(A_1 + B_1) \quad (14)$$

$$p_{1,n,n} = (A_1 + B_1)^2 + A_1^2 \quad (15)$$

$$p_{1,n,n+1} = A_1(A_1 + B_1) \quad (16)$$

$$\text{단 } A_1 = qr, B_1 = q^2 + r^2$$

이 된다.

경우 2. 비트 형식이 “10” 혹은 “01”인 경우 즉 데이터의 천이가 존재하는 경우이다. 역시 절대값을 취하게 되므로, “10”的 비트 형식만 고려하기로 하자.

$1 \leq n \leq \frac{N}{2}$ 일 경우 여기에는 $n-1$ 개의 “-1”이 존재하고, $N-(n-1)$ 개의 “+1”이 존재한다. 따라서 이 경우 Y_n 의 확률밀도 함수는 다음과 같다.

$$\Pr\{Y_n = N-2(n-1)+2i\} = \sum_{j=0}^{i-1} \binom{n-1}{i+j} \binom{N-(n-1)}{j} q^{N-(i+2j)} r^{i+2j} \quad (17)$$

$$\Pr\{Y_n = N-2(n-1)-2k\} = \sum_{j=0}^{i-1} \binom{n-1}{j} \binom{N-(n-1)}{k+j} q^{N-(i+2j)} r^{i+2j} \quad (18)$$

여기에서 J^+ 와 J^- 는

$$J^+ = \min((n-1)-i, N-(n-1)),$$

$$J^- = \min(n-1, N-(n-1)-k) \text{이다.}$$

잡음 발생이 Y_n^0 의 제로크로싱점에 거의 영향을 미치지 않는다고 가정하면 경우 1과 마찬가지의 해석이 가능하며, $|Y_n^{-1}|$ 와 $|Y_n^{+1}|$ 의 크기에 대한 확률은 다음과 같다.

$$\Pr\{|Y_n^{-1}| = |Y_n^0| + 2\} = \Pr\{Y_n^0 \geq 0\} \cdot q^2 + \Pr\{Y_n^0 < 0\} \cdot r^2 \quad (19)$$

$$\Pr\{|Y_n^{-1}| = |Y_n^0|\} = 2rq \quad (20)$$

$$\Pr\{|Y_n^{-1}| = |Y_n^0| - 2\} = \Pr\{Y_n^0 \geq 0\} \cdot r^2 + \Pr\{Y_n^0 < 0\} \cdot q^2 \quad (21)$$

$$\Pr\{|Y_n^{+1}| = |Y_n^0| + 2\} = \Pr\{Y_n^0 \geq 0\} \cdot r^2 + \Pr\{Y_n^0 < 0\} \cdot q^2 \quad (22)$$

$$\Pr\{|Y_n^{+1}| = |Y_n^0|\} = 2rq \quad (23)$$

$$\text{만약 } A_2 = \Pr\{Y_n^0 \geq 0\} \cdot q^2 + \Pr\{Y_n^0 < 0\} \cdot r^2 \\ B_2 = 2rq$$

$$C_2 = \Pr\{Y_n^0 \geq 0\} \cdot r^2 + \Pr\{Y_n^0 < 0\} \cdot q^2 \text{로 표기하면 경우 2의 변환확률밀도 } p_2 \text{는}$$

$$p_{2,n,n-1} = C_2(C_2 + B_2) \quad (24)$$

$$p_{2,n,n} = (A_2 + B_2)(C_2 + B_2) + A_2 C_2 \quad (25)$$

$$p_{2,n,n+1} = A_2(A_2 + B_2) \quad (26)$$

이 된다.

$n=1$ 인 경우와 $n=\frac{N}{2}$ 인 경우는 약간 다르게 되며, Appendix에 나타내었다. 또한 상관곡선이 $n=\frac{N}{2}+1$ 을 중심으로 대칭을 이루므로 $\frac{N}{2}+1 \leq i \leq N$ 일 경우

$$p_{i,i-1} = p_{N-i+2,N-i+3} \quad (27)$$

$$p_{i,i} = p_{N-i+2,N-i+2} \quad (28)$$

$$p_{i,i+1} = p_{N-i+2,N-i+1} \quad (29)$$

가 된다.

한 번의 천이에서 변환이 한 표본단위로 발생한다면, 위의 변환확률을 이외의 변환확률은 존재하지 않으므로 0이 된다. 전체 Markov 변환확률을 구하면, 이를 이용하여 정상상태 확률밀도함수 $\vec{\pi}$ 를 구할 수 있다. 여기서 $\vec{\pi}$ 는 다음의 두 가지 조건을 만족해야 한다.

$$\vec{\pi} \cdot p = \vec{\pi} \quad (30)$$

$$\sum_{n=1}^N \pi_n = 1 \quad (31)$$

$$\text{단 } \vec{\pi} = (\pi_1, \pi_2, \dots, \pi_N)$$

따라서

$$\pi_1 \cdot p_{1,1} + \pi_2 \cdot p_{2,1} + \dots + \pi_N \cdot p_{N,1} = \pi_1$$

$$\pi_1 \cdot p_{1,2} + \pi_2 \cdot p_{2,2} + \dots + \pi_N \cdot p_{N,2} = \pi_2$$

$$\pi_2 \cdot p_{2,3} + \pi_3 \cdot p_{3,3} + \dots + \pi_N \cdot p_{N,3} = \pi_3$$

$$\dots \dots \dots \dots \dots \dots$$

$$\pi_{N-1} \cdot p_{N-1,N} + \pi_N \cdot p_{N,N} + \pi_1 \cdot p_{1,N} = \pi_N$$

$\vec{\pi}$ 는 대칭이므로

$$\pi_i = \pi_{N-i+2} \text{이며, } \pi_N = \pi_2 \text{이므로}$$

$$\pi_2 = \frac{1 - p_{1,1}}{p_{2,1} + p_{N,1}} \cdot \pi_1 \quad (32)$$

$$\pi_i = \frac{1 - p_{i-1,i-1}}{p_{i,i-1}} \cdot \pi_{i-1} + \frac{p_{i-2,i-2}}{p_{i,i-1}} \cdot \pi_{i-2} \quad (33)$$

위의 식을 반복적으로 풀면 $\hat{\pi}$ 가 구해진다.

정상상태 확률밀도함수 $\vec{\pi}$ 를 구하면, 각 상태에서

상태 $\frac{N}{2}+1$ 로 가는 최소의 step 수를 구할 수 있다.

$F_n : n$ 상태에서 $\frac{N}{2} + 1$ 상태로 가는 최소한의 step

수라 하면[1, 4]

$$F_i = 1 + p_{i,i-1} F_{i-1} + p_{i,i} F_i + p_{i+1,i} F_{i+1} \quad (34)$$

이므로[4]

$$F_1 = 1 + p_{1,N} F_N + p_{1,1} F_1 + p_{2,1} F_2$$

$$F_2 = 1 + p_{2,1} F_N + p_{2,2} F_2 + p_{2,3} F_3$$

$$\dots \dots \dots \dots \dots$$

$$F_{N/2-1} = 1 + p_{N/2-1, N/2-2} F_{N/2-2}$$

$$+ p_{N/2-1, N/2-1} F_{N/2-1} + p_{N/2-1, N/2} F_{N/2}$$

$$F_{N/2} = 1 + p_{N/2, N/2-1} F_{N/2-1}$$

$$+ p_{N/2, N/2} F_{N/2} + p_{N/2, N/2+1} F_{N/2+1}$$

$$\dots \dots \dots \dots \dots$$

$$F_N = 1 + p_{N, N-1} F_{N-1} + p_{N, N} F_N + p_{N, 1} F_1$$

단 $F_{N/2+1} = 0$

$z_i = F_i - F_{i-1}$ 이라 하면

$$-1 = -p_{N, N-1} z_3 + p_{N, 1} z_1$$

$$-1 = -p_{1, N} z_1 + p_{1, 2} z_2$$

$$-1 = -p_{2, 1} z_2 + p_{2, 3} z_3$$

$$-1 = -p_{3, 2} z_3 + p_{3, 4} z_4$$

$$\dots \dots \dots \dots \dots$$

$$-1 = -p_{i, i-1} z_i + p_{i, i+1} z_{i+1}$$

$$\dots \dots \dots \dots \dots$$

$$-1 = -p_{N/2, N/2-1} z_{N/2} + p_{N/2, N/2+1} z_{N/2+1}$$

$1 \leq n \leq N/2 + 1$ 까지만 고려하면

$$\begin{pmatrix} p_{N,1} & 0 & p_{N,N-1} & \cdot & 0 & 0 \\ -p_{1,N} & p_{1,2} & 0 & \cdot & 0 & 0 \\ 0 & -p_{2,1} & p_{2,3} & \cdot & 0 & 0 \\ \cdot & \cdot & \cdot & \cdot & \cdot & \cdot \\ 0 & 0 & 0 & 0 & -p_{N/2, N/2-1} & p_{N/2, N/2+1} \end{pmatrix} \quad (35)$$

$$\cdot \begin{pmatrix} z_1 \\ z_2 \\ z_3 \\ \vdots \\ z_{N/2+1} \end{pmatrix} = \begin{pmatrix} -1 \\ -1 \\ -1 \\ \vdots \\ -1 \end{pmatrix} \quad (35)$$

$$F_i = -\sum_{k=i+1}^{N/2+1} z_k, F_i = F_{N-i+2} \quad (36)$$

따라서 mean acquisition step은

$$MAS = \frac{1}{N} \cdot \sum_{i=1}^N F_i \quad (37)$$

마지막으로 mean square error을 구해보자[2].

오차 θ 가 고정되었다고 가정하면

$$\begin{aligned} \sigma_\theta^2 &= E_\theta \{ (\hat{t}_0 - t_0)^2 \} \\ &= \sum_{n=1}^N \pi_n \cdot \left\{ \left(\frac{N/2+1+\theta-n}{N} \right)^2 \right\} \end{aligned} \quad (38)$$

이며, θ 가 일정하게 분포되었을 경우에는

$$\begin{aligned} \sigma^2 &= E_\theta \{ (\hat{t}_0 - t_0)^2 \} = \int_{-\frac{1}{2}}^{\frac{1}{2}} \sigma_\theta^2 d\theta \\ &= \sum_{n=1}^N \pi_n \cdot \left\{ \left(\frac{|N/2+1-n|^2 + \frac{1}{12}}{N^2} \right)^2 \right\} \end{aligned} \quad (39)$$

이 된다.

IV. SCCL 동작해석

SCCL의 경우도 비슷한 전개과정을 거쳐 접근할 수 있다. [3]에서 보인바와 마찬가지로 최대 상관을 갖는 상태를 $n=1$ 로 하고 변환확률은 더 큰쪽으로 변환되는 것으로 하면 된다. SCCS와 마찬가지로 비트 형식을 [1 1] 과 [1 -1]로 나누어서 생각하자.

경우 1 비트 형식이 [1 1]인 경우

$$(1 \leq n \leq \frac{N}{4})$$

$$\begin{aligned} \Pr \{ Y_n = N-4(n-1)+2i \} \\ = \sum_{j=0}^{j=I} \binom{2(n-1)}{i+j} \binom{N-2(n-1)}{j} q^{N-(i+2j)} r^{i+2j} \end{aligned} \quad (40)$$

$$\begin{aligned} \Pr \{ Y_n = N-4(n-1)-2k \} \\ = \sum_{j=0}^{j=I} \binom{2(n-1)}{j} \binom{N-2(n-1)}{k+j} q^{N-(i+2j)} r^{i+2j} \end{aligned} \quad (41)$$

여기에서 J^+ 와 J^- 는

$$J^+ = \min(2(n-1) - i, N - 2(n-1)),$$

$$J^- = \min(2(n-1), N - 2(n-1) - k) \text{이다.}$$

$$A_1 = \Pr\{Y_n^0 \geq 0\} \cdot q^2 + \Pr\{Y_n^0 < 0\} \cdot r^2$$

$$B_1 = 2rq$$

$C_1 = \Pr\{Y_n^0 \geq 0\} \cdot r^2 + \Pr\{Y_n^0 < 0\} \cdot q^2$ 로 표기
하면 경우 1의 변환률밀도 p_1 은

$$p_{1,n,n-1} = A_1(A_1 + B_1) + A_1C_1 \quad (42)$$

$$p_{1,n,n} = (A_1 + B_1)(C_1 + B_1) \quad (43)$$

$$p_{1,n,n+1} = C_1(C_1 + B_1) \quad (44)$$

또한 $n = \frac{N}{4} + 1$ 상태를 중심으로 국부 대칭을 이용므로 $\frac{N}{4} + 1 \leq i \leq \frac{N}{2}$ 라면

$$p_{1,i,i-1} = p_{1,\frac{N}{2}+2-i, \frac{N}{2}+3-i} \quad (45)$$

$$p_{1,i,i} = p_{1,\frac{N}{2}+2-i, \frac{N}{2}+2-i} \quad (46)$$

$$p_{1,i,i+1} = p_{1,\frac{N}{2}+2-i, \frac{N}{2}+1-i} \quad (47)$$

이다.

경우 2는 SCCS와 거의 동일하며, 변환률은 다음과 같다.

$$1 \leq n \leq \frac{N}{2} \text{ 일 경우}$$

$$p_{2,n,n-1} = A_2(A_2 + B_2) + A_2C_2 \quad (48)$$

$$p_{2,n,n} = (A_2 + B_2)(C_2 + B_2) \quad (49)$$

$$p_{2,n,n+1} = C_2(C_2 + B_2) \quad (50)$$

또한 $n = 1, \frac{N}{4} + 1, \frac{N}{2} + 1$ 인 경우에도 따로 계산을 해주어야 하며, SCCS의 경우와 같은 방법을 사용할 수 있다. 단 여기에서는 동일한 최대값이 발생할 경우 상태가 낮은 쪽으로 강제 변환되는 것으로 가정하였다.

V. 결과 및 고찰

여기서는 앞에 공식에 의하여 각각의 변환률밀

도를 구하고 식 (37)과 (39)를 이용하여, MAS (Mean acquisition time)와 MSE (Mean step error)를 구하여 성능을 평가하였다.

그림 3~4는 기존의 방식에 의하여 나타난 성능의 분석결과이며, 그림 5~9는 제안된 방식에 의하여 각각의 성능을 분석한 결과이다. 기존의 방식과 제안된 방식에 의한 성능평가의 차이를 비교하여 보았을 경우, 먼저 MAS의 경우 약 1에서 2단계정도 수렴속도가 빠른 것으로 평가되었다. 그리고 MSE의 경우에는 약 2~3dB 정도 오차가 개선 ($\theta = 0.5$ 로 고정한 경우) 되는 것으로 평가되었다. 그림 5는 제안된 방식에 의하여 각 루프에 대한 MAS (Mean acquisition time)을 구한 결과이며, SCCS-NRZ의 성능이 SCCL-BP에 비하여, 수렴속도가 약 2에서 3 단계정도 더 빠른 것으로 나타났다. 즉 동일한 SNR 환경에서는 SCCS-NRZ의 동기방식을 사용하는 것이 더 빠른 수렴속도를 가진다는 것을 알 수 있다. 그림 4는 비트당 샘플링 수를 증가시킴에 따른 MAS에 의하여 성능을 평가한 결과이다. 그림 7~8은 신호대 잡음비에 따른 각 루프에 대한 MSE (Mean square error)이다. 결과를 본다면, SCCL-BP의 동작이 SCCS-NRZ에 비하여 오차의 정도가 4~5 dB정도 더 좋은 것으로 나타나 있다. 여기에서 θ 는 원하는 샘플링 값과 실제 정확한 동기 값과의 오차로 0에서 1 사이의 값을 갖게 된다. 그림 7은 이 오차값이 전체적으로 균일하게 분포되었다고 가정한 결과이며, 그림 8은 이 오차가 0.5로 고정하였을 경우에 따른 결과이다. 그림 9는 비트당 샘플링 수를 증가시켜가며 성능을 분석한 결과로 앞의 결과와 마찬가지로 전반적인 성능은 SCCL 방식이 SCCS에 비하여 오차에 대한 성능이 뛰어나며, 비트당 샘플 수 N을 증가시킴에 따라 MSE가 감소하는 것은 당연




그림 3. 기존 방식에 의한 루프의 MAS [1]
Fig. 3 MAS by the conventional method [1]




그림 4 기존 방식에 의한 루프의 MSE [1]
Fig. 4 MSE by the conventional method [1]




그림 7 각 루프의 대한 MSE (θ : 균일 분포)
Fig. 7 MSE of each loop (θ is uniformly distributed)




그림 5. 각 루프에 대한 MAS
Fig. 5 MAS of each loop




그림 8. 각 루프에 대한 MSE ($\theta = 0.5$)
Fig. 8 MSE of each loop (θ is 0.5)




그림 6. N 값에 따른 각 루프의 MAS
Fig. 6 MAS of each loop depend on N




그림 9. N 값에 따른 두 루프의 MSE
Fig. 9 MSE of each loop depend on N

하다. 그러나 비트당 샘플수가 40을 넘어서면서는 오히려 SCCS 방식이 더 좋은 성능을 나타내는데 이것은 SCCL 루프는 자체적으로 행업(hang up)에 빠질 확률을 가지고 있으며, 비트당 샘플링 수 N를 증가시킴에 따라, 행업에서 탈출에 필요한 스텝수가 증가함에

따라 발생하는 결과로 판단된다. 즉 SCCS 알고리즘은 어느 한계이상으로 샘플링 수를 증가시킬 경우에는 충분히 고려해야 한다는 것을 의미한다.

VI. 결 론

디지털 신호처리(DSP)에 응용되는 비트 동기화기를 구성함에 있어서 SCCL과 SCCS 루프를 사용하는 것은 상당히 효율적이며, 이들의 동작은 Markov 체인 모델을 사용하여 성능을 파악할 수 있음을 보이고, 기존의 방식에 의한 성능평가결과와 비교하였다. 결론적으로 각각의 루프에 대하여, SCCS 루프는 포착 시간에서, 그리고 SCCL 루프는 MSE에서 각기 장점을 지니고 있다. 이를 디지털 비트 동기화기의 특징은 최대, 최소 혹은 제로 크로싱점을 찾아내는 것으로써, 각각 장점을 지니고 있지만, 그럼에서도 알 수 있듯이 NRZ-SCCS의 경우는 Biphase-SCCL의 경우보다 포착시간이 빠르며, 설계 및 제작이 더욱 간단하므로, SCCS 루프를 구성하면 다른 비트 동기화기에 비하여 경제적이고, 포착시간이 빠르며, 비트당 샘플링수를 증가시킴으로써 원하는 MSE를 유지할 수 있는 비트 동기화기를 구현할 수 있을 것이다.

Appendix

$$p_{1,2} = A_2(A_1 + B_1)$$

$n = 1$ 인 경우의 변환확률밀도

연속하는 세 비트에 대하여 다음의 4가지 경우가 존재한다.

i) [1 1 1]

$$p_{1,N} = A_1(A_1 + B_1)$$

$$p_{1,1} = (A_1 + B_1)^2 + A_1^2$$

$$p_{1,2} = A_1(A_1 + B_1)$$

ii) [1 1 -1]

$$p_{1,N} = A_1(B_2 + C_2)$$

$$p_{1,1} = (A_1 + B_1)(C_2 + B_2) + A_1(A_2 + B_2)$$

iii) [-1 1 -1]

$$p_{1,N} = A_2(B_2 + C_2)$$

$$p_{1,1} = (B_2 + C_2)^2 + A_2^2$$

$$p_{1,2} = A_2(B_2 + C_2)$$

iv) [-1 1 1]

$$p_{1,N} = A_2(A_1 + B_1)$$

$$p_{1,1} = (A_1 + B_1)(B_2 + C_2) + A_1 A_2$$

$$p_{1,2} = A_1(B_2 + C_2)$$

$n = N/2 + 1$ 인 경우의 변환확률밀도
연속하는 두 비트가 다음과 같을 때

i) [1 -1]

$$p_{N/2+1, N/2} = C_2(A_2 + B_2)$$

$$p_{N/2+1, N/2+1} = (A_2 + B_2)^2 + C_2^2$$

$$p_{N/2+1, N/2+2} = C_2(A_2 + B_2)$$

ii) [1 1]

$$p_{N/2+1, N/2} = A_1(A_1 + B_1)$$

$$p_{N/2+1, N/2+1} = (A_1 + B_1)^2 + A_1^2$$

$$p_{N/2+1, N/2+2} = A_1(A_1 + B_1)$$

참 고 문 헌

1. K. C. Chen and J. M. Lee, "A Family of Pure Digital Signal Processing Bit Synchronizers," IEEE Trans. Comm., vol. 45, pp. 289-292, March 1997.
2. K. C. Chen and L. D. Davisson, "Analysis of a new bit tracking loop-SCCL," IEEE Trans. Comm., vol. 40, pp. 199-209, Jan. 1992.
3. K. C. Chen and L. D. Davisson, "On the loop noise bandwidth of SCCL," IEEE Trans. Comm., vol. 42, pp. 2938-2941, Nov. 1994.
4. E. Parzen, Stochastic Processes. San Francisco, CA : Holden-Day, 1962.
5. W. Lindsey and M. Simon, Telecommunication System Engineering. Englewood Cliffs, NJ: Prentice-Hall, 1973.
6. J. H. Chiu and L. S. Lee, "The minimum likelihood-A new concept for bit synchronization," IEEE Trans. Comm., vol. 35, pp. 545-549, May 1987.
7. H. L. Van Trees, Detection, Estimation, and Modulation Theory, part I. New York: Wiley, 1968.
8. A. Papoulis, Signal Analysis. New York: McGraw-Hill, 1977.
9. J. Spilker, Digital Communication By Satellite. Englewood Cliffs, NJ: Prentice-Hall, 1977.
10. H. Van Trees, Detection, Estimation and Modulation Theory, Vol. I, II. New York: Wiley, 1968.
11. W. Feller, An Introduction To Probability Theory And Its Applications, Vol. I. New York: Wiley, 1968, 3rd ed.
12. J. Holmes, Coherent Wspread Spectrum System.

- New York: Wiley, 1982.
- 13. W. Lindsey and M. Simon, *Telecommunication System Engineering*. Englewood Cliffs, NJ: Prentice-Hall, 1973.
 - 14. A. E. Moghazy, G. Maral, and A. Blanchard, "Digital PCM bit synchronizer and detector," *IEEE Trans. Comm.*, vol. COM-28, pp. 1197-1203, Aug. 1980.
 - 15. L. E. Frank, "Carrier and bit synchronization in data communications-A tutorial review," *IEEE Trans. Comm.*, vol. COM-28, pp. 1107-1121, Aug. 1980.
 - 16. J. H. Chiu and L. S. Lee, "The minimum likelihood-A new concept for bit synchronization," *IEEE Trans. Comm.*, vol. COM-35, pp. 545-549, May 1987.
 - 17. K. C. Chen and L. D. Davisson, "On the loop noise bandwidth of SCCL," in *Proc. 28th Allerton Conf. Comm., Cont., Comput.*, Univ. Illinois, pp. 398-407, 1990.
 - 18. K. C. Chen, "Generalized design criterion of SCCL-Type DSP bit synchronization and implication on bit synchronization," in *Proc. Int. Symp. Inform. Theory Appl.*, Hawaii, pp. 671-674, 1990.
 - 19. A. Aghamohammadi, H. Meyr, and G. Ascheid, "Adaptive synchronization and channel parameter estimation using an extended Kalman filter," *IEEE Trans. Comm.*, vol COM-37, pp. 1212-1219, Nov. 1989.
 - 20. C. N. Georghiades, "Joint Baud and frame synchronization in direct detect optical communication," *IEEE Trans. Comm.*, vol. COM-33, pp. 357-360, Apr. 1985.

유 호 진(Ho-Jin Ryu)

1987년~1991년:연세대학교 전자공학과 공학사
1996년~1998년 2월:충북대학교 전자공학과 공학석사
1998년 3월~현재:충북대학교 전자공학과 박사과정
1994년 12월~현재:KBS 근무

<연구분야> 디지털 통신 시스템, 통신신호처리

유 흥 균(Heung-Gyoong Ryu)

1978년 3월~1982년 2월:서울대학교 전자공학과 공학사
1982년 3월~1984년 2월:서울대학교 전자공학과 공학석사
1984년 3월~1989년 2월:서울대학교 전자공학과 공학박사
1988년 2월~현재:충북대학교 전자공학과 부교수 재직중
<연구분야> 이동/위성통신 시스템, 통신회로 설계, 통신신호처리 분야