

ATM 멀티캐스트 스위치의 지연을 개선을 위한 모듈 구조의 복사 네트워크

정회원 이 옥 재*

A modular architecture of the copy network for improving delay rate in ATM multicast switch

Ok-Jae Lee* *Regular Member*

요 약

본 논문에서는 대규모 ATM 멀티캐스트 스위치에 적합한 모듈 구조의 복사 네트워크를 제안한다. 합산기, 분배기, 가상 주소 부호기, 방송 네트워크가 K 모듈로 구성된 복사 네트워크는 입력을 K 모듈로 분할하여 입력 셀을 동시에 다원적으로 처리한다. 따라서 ATM 멀티캐스트 셀이 균등하게 처리되어 입력단 버퍼의 셀 지연율과 입력 공정성이 개선된다. 또한 방송 네트워크로 이진 트리와 Banyan 네트워크로 구성된 확장 Banyan 네트워크를 사용하여 오버플로우 발생 확률을 $1/K$ 로 감소시킨다. 분석 결과 제안된 구조는 입력 버퍼에서의 셀 지연율이 확연하게 감소됨을 알 수 있었다.

ABSTRACT

In this paper, a new modular copy network is proposed which is suitable to the large scale ATM multicast switch. The modular copy network is composed of running adder network, distributor, dummy address encoder, and broadcasting network respectively. It is divided into K module and operated multi-dimensionally and simultaneously. As a result, for each input has a better equal opportunity of processing, cell delay rate and input fairness are improved in input buffer according to all input loads of copy network. Also, for it adopts the broadcasting network from an expansion Banyan network with binary tree and Banyan network, overflow probability is reduced to a $1/K$ in that network.

I. 서론

지금까지 ATM 스위치가 많이 연구되었^[1] 이틀 모태로 동시에 단일의 원천지에서 다수의 목적지로 연결을 할 수 있는 멀티캐스트(multicast) 기능을 부가한 멀티캐스트 스위치가 출현하게 되었다. 멀티캐스트 스위치는 셀을 복사하는 방법에 의하여 크게 방송형태와 멀티캐스트 트리 형태로 나눌 수 있다.^[2] 전자 형태의 스위치는 셀 복사를 위하여 방송 매

체를 사용하는 멀티캐스트 스위치에 비트 맵 주소 부여 구조가 부가된다. 반면에 후자 형태는 셀을 복사하기 위하여 Banyan 이나 omega 네트워크 등과 같은 이진(binary) 네트워크에서 멀티캐스트 트리를 생성하며 멀티캐스트되어야 할 주소대로 복사된 셀을 분리하는 복사 네트워크(copy network)와 복사된 셀을 목적지로 전송하는 점 대 점 스위치(point to point switch)의 조합으로 구성된다.^{[3][4]} 이와 같은 스위치에서는 입력에서 요구한 전체 셀 복사수가 출력포트 수를 초과하여 발생한 오버플로우

* 원광보건대학 정보통신과(ojlee@sky.WKHC.ac.kr)

논문번호 : 99023-0906

접수일자 : 1999년 9월 6일

(overflow), 출력 경쟁으로 인한 셀 지연 및 손실, 스위치의 복잡도, 오버플로우가 발생한 후 오버플로우된 셀들을 공정하게 처리하는 입력의 공정성 (fairness) 등의 여러 가지 문제점을 효율적으로 해결할 수 있어야 한다.

스위칭 노드에서 셀 손실 및 지연을 방지하기 위하여 입력단에서 복사될 셀의 수를 미리 조절할 수 있는 네트워크가 Tony T. Lee에 의하여 제안되었다.^[3] 이 네트워크는 내부의 출력 경쟁으로 인한 성능 저하는 발생하지 않지만 복사할 셀의 합계가 복사 네트워크의 출력포트의 수를 초과하는 오버플로우가 발생할 경우 입력단 셀 지연이 발생된다. 또한 HOL(head of line) 블로킹이 발생할 경우 오버플로우된 셀들은 다음 시간 슬롯에서 다른 셀보다 먼저 처리되어야 할 공정성(fairness)이 확보되어야 한다. 이와 같은 문제를 해결하기 위한 방법들이 제시되었는데^{[5][6]} 이들은 부분적인 해결은 되지만 근본적인 해결책은 되지 못하며, 대규모 시스템으로 확장될 경우 높은 번지로 입력된 셀은 상대적으로 대기 시간이 늘어나 HOL 경쟁에 의한 셀 지연이 발생한다.^{[7][8]}

따라서 본 논문에서는 이전에 제안하였던 ATM 스위치^{[9][10]}를 기반으로 입력된 셀을 입력단에서 조절하는 다원적 모듈 구조의 복사 네트워크를 제안한다. 제안된 복사 네트워크에서는 전체 네트워크가 K 모듈로 분할되어 입력된 셀이 동시에 다원적으로 처리된다. 따라서 입력된 셀들은 처리의 우선권이 단일 구조보다 균등화되고, 오버플로우가 발생한 포트를 다음 시간 슬롯에서 새로운 시작점으로 설정하기 때문에 입력 버퍼에서 셀 지연율과 공정성이 개선된다. 또한 방송 네트워크(broadcasting network)로 확장 Banyan 네트워크(expansion Banyan network)를 사용하여 내부 경로수를 증가시켰기 때문에 오버플로우 발생확률이 감소된다.

II. 모듈 구조의 복사 네트워크

모듈 구조의 복사 네트워크는 멀티캐스트 되어야 할 목적지 수만큼 셀을 복사하는 네트워크로서 합산 네트워크(RAN: running adder network), 분배기(distributor), 가상 주소 부호기(DAE: dummy address encoder), 방송 네트워크(broadcasting network)가 $K(2^k, k=0, 1, 2, \dots)$ 차원으로 구성된다. 각 모듈은 독립적으로 동시에 동작하며 합산 네트워크는 입력된 셀들을 누적 합산하여 분배기로 보낸다. 분

배기는 복사 네트워크의 전체 포트 수 $N(2^n, n=0, 1, 2, \dots)$ 과 누적 합산한 셀 수를 비교하여 적절하게 분배하여 집중화한다. 분배된 셀들은 가상 주소 부호기에서 부호화 되고 방송 네트워크에서 셀 분리 알고리즘(cell splitting algorithm)^[11]에 의하여 복사되는 부호화 과정을 거쳐 최종 목적지로 전송된다.




그림 1. 제안된 구조의 복사 네트워크

방송 네트워크는 $\log_2 K$ 스테이지(stage)의 이진 트리(binary tree)와 $\log_2(N/K)$ 스테이지의 Banyan 네트워크로 구성된 확장 Banyan 네트워크이므로 네트워크 독자 경로수가 K 배로 증가하여 오버플로우 발생확률이 감소된다. 확장 Banyan 네트워크의 토폴로지 특성은 Banyan 네트워크와 동일하여 그의 특성을 그대로 가지고 있다. 그림 1에서 K 모듈러 복사 네트워크를 개략적으로 보여주고 있다.

1. 합산 네트워크

$K(i=0, 1, 2, \dots, K-1)$ 모듈의 합산 네트워크의 구조는 낮은 번지에서 높은 번지로 연산을 하는 하향식(top-down)으로서 K , 모듈 합산 네트워크에 사용된 전체 입력이 M 일 경우 각각 $M \log_2 M$ 노드를 가지고 $\log_2 M$ 스테이지로 구성된다. K 모듈 구조의 합산 네트워크는 K 개의 네트워크가 동시에 동작하여 각 입력포트에서 요구한 복사될 셀의 수를 누산한다. 합산 네트워크는 2×1 합산 소자로 구성되고, 동작은 합산 소자의 입력을 A, B 출력을 C 라고 하면, 상단 입력 A의 요구된 셀 복사 합 RS_A (running sum)와 하단 입력 B의 셀 복사합 RS_B 를 더하여 출력 RS_C 로 내보낸다.

K , 모듈의 입력 M 이 8인 경우를 그림 2에서 표현하고 있다. 각 포트에 입력되는 셀들은 입력포트 번호를 표현하는 입력 번지수(SA: source address), 각 포트에서 요구한 복사될 셀의 수를 표현하는 복사수(CN: copy number)의 헤더 정보를 가지고 있다.

하향식 합산 네트워크를 구성하는 소자 상호간의 결선은 소자 하단의 입력이 분기하여 다음 입력포트 소자의 상단으로 입력된다. 스테이지 번호를 k 라 하고 이를 좌측에서 우측으로 0, 1, 2, ... 이라면, 상단에서 분기한 입력의 결선 규칙은 2^k 번째 아래의 소자 상단으로 입력이 된다. 따라서 $s(u, v)$ 는 u 번째에서 v 번째 입력까지 각 입력포트에서 요구한 셀 복사수를 누적 합산한 결과이다. 또한 각 노드는 그림 2에서와 같이 상호 순환(cyclic) 형태로 연결되어 임의의 입력포트까지의 셀 복사 합이 오버플로우일 경우, 다음에 위치한 분배기에 의하여 다음 시간 슬롯에서는 오버플로우가 발생한 입력포트가 새로운 연산의 시작점으로 설정된다. 합산 네트워크의 시작점은 오버플로우가 발생되지 않으면 시작점이 동일하지만 오버플로우가 발생되면 오버플로우가 발생한 포트가 다음 시간 슬롯의 새로운 시작점으로 변경된다. K , 합산네트워크의 누적 복사합(running sum)을 $s(j)$, j 번째 입력 번지에서 요청한 셀 복사수(copy number)를 $c(j)$ 라면, $s(j)$ 는 식 (1)과 같다.

$$s(j) = c(0) + c(1) + \dots + c(j) \quad (1)$$





그림 2. 합산 네트워크(8×8)

2. 분배기

K , 모듈 분배기의 입력이 $M=8$ 일 경우 그림 3과 같이 구성되고 각 분배 소자는 이에 상응한 입력포트로 오버플로우 된 셀을 피드백할 수 있도록 각 입력포트와 연결이 되어 있다. 오버플로우 발생은 임의의 RAN 출력포트에 누적 합산된 셀 복사수와 해당 모듈 방송 네트워크의 출력포트 수와 비교하여 누적 합산된 셀 복사 수가 방송 네트워크의 출력포트 수를 초과하는 경우이다. 이 때에는 방송 네트워크의 출력포트 수만큼만 셀 복사를 처리하고 초과된 셀은 입력포트로 피드백 되어 다음 시간 슬롯에 처리되도록 새로운 시작점으로 설정된다. 따라서 오버플로우가 발생하지 않으면 시작점은 다음 시간 슬롯에서 동일하지만 오버플로우가 발생할 경우 시작점은 변경된다.



RAN:running adder network

그림 3. 분배기의 구조

K , 모듈의 입력포트 수를 $M(0, 1, \dots, M-1)$, 방송 네트워크의 출력포트 수를 N , j 번째 포트에서 피드백 되어 설정된 새로운 시작점(starting indicator)을 si_j 라고 하면 오버플로우가 발생하지 않을 경우는 다음과 같다.

$$si_0 = \begin{cases} 1 & \text{if } s_{M-1} \leq N \\ 0 & \text{otherwise} \end{cases} \quad (2)$$

임의의 j 번째 입력에서 오버플로우가 발생하여 다음 시간 슬롯에서 시작점이 변경된 경우는 식 (3)과 같다.

$$si_{j-1} = \begin{cases} 1 & \text{if } s_{M-1} \leq N \text{ and } s_j > N \\ 0 & \text{otherwise} \end{cases} \quad (3)$$

식 (3)에서와 같이 오버플로우가 발생하여 시작점이 변경되는 경우에는 j 번째 누적 복사 합이 방송 네트워크의 출력포트 수 N 만큼만 처리되고 나머지 셀 요구 복사 수는 피드백(feedback)되므로 셀 분리(cell splitting)가 발생한다. 따라서 오버플로우가 발생하지 않으면 셀 분리는 발생하지 않고 오버플로우가 발생하면 $s_j = N$ 일 경우에는 피드백만, $s_j > N$ 일 경우에는 셀 분리와 피드백이 동시에 발생한다. j 번째 포트에서 셀 요구 복사 수를 $c(j) (= s(j) - s(j-1))$, 분배기에서 처리된 누적 복사합(processed sum number) $ps(j)$, 처리되지 않고 입력포트로 피드백 될 값을 $fb(j)$ 라고 하면 분배기의 동작은 다음과 같다.

i) 오버플로우가 발생하지 않을 경우 ($s(j) \leq N$)

$$ps(0, 1, \dots, j) = c(0, 1, \dots, j) = s(j) - s(j-1)$$

$$si_0 = 1 \tag{4}$$

ii) 오버플로우가 발생할 경우

$$(s(j) > N \text{ and } s(j-1) < N)$$

$$ps(0, 1, \dots, j-1) = c(0, 1, \dots, j-1)$$

$$ps(j) = N$$

$$fb(j) = s(j) - N$$

$$fb(j+1, j+2, \dots, M-1) = c(j+1, j+2, \dots, M-1)$$

$$Si_j = 1 \tag{5}$$

$M=4, N=8$ 인 경우, 셀 분리와 피드백이 발생하는 형태를 그림 4에서 보여주고 있다.




그림 4. 분배기 동작 ($M=4, N=8$)

분배가 이루어진 셀들은 집중화가 이루어지는데

이는 불활성(inactive) 입력이 존재할 경우와 RAN에서 시작점이 변경될 경우 방송 네트워크에서 내부 블로킹(internal blocking)을 미연에 방지하기 위함이다. 셀의 집중화는 그림 3의 화살표 방향에 의하여 낮은 번지 방향으로 집중화를 실시하며 인접한 포트의 셀 복사합의 수를 상호 비교하여 셀 복사합의 수가 동일할 경우에는 입력 중간에 불활성 입력이 존재하는 경우이므로 다음 포트의 셀 복사합을 삭제하면서 집중화를 실시한다.

3. 가상 주소 부호기

합산 네트워크에서 누적 합산된 RS 값은 방송 네트워크에서 원하는 목적지 주소 수만큼 셀을 복사하기 위하여 가상 주소 부호기에서 주소를 부호화한다. 가상으로 부호화된 셀들은 방송 네트워크의 가상적인 목적지로 복사되고 트렁크 번호 번역기에서 실질적인 목적지 주소로 번역되어 전송된다. 가상 주소 부호화 과정은 누적 합산한 셀 복사 수를 기초로 각 입력포트에서 요구한 복사수 만큼 가상적인 주소로 할당된다. 이 할당된 가상 주소들을 가상 주소 간격(DAI: dummy address interval)이라고 하며, 이 간격은 최소(min) 수와 최대(max) 수로 표현된다. 트렁크 번호 번역기에서 실질적인 목적지로 번역될 때 번역의 기준이 되는 색인 참조(IR: index reference) 값은 셀 분리가 없을 경우에는 최소 수와 동일한 값으로 설정되고 오버플로우가 발생하여 셀 분리가 있을 경우에는 다음과 같이 생성된다.

$$IR = \text{MIN} - \text{previous processed CN}$$

가상 주소 부호기를 구성하고 있는 소자는 2×1 부호기 소자로서 위로 인접한 누적 복사합인 $s(j-1)$ 를 이용하여 $s(j)$ 의 가상적인 번지수를 집합을 구한다.

가상 주소 부호기 소자가 새로운 헤더를 형성하는 부호화 과정을 그림 5에서 보여 주고 있다.




그림 5. 가상 주소 부호 소자의 부호화 과정

그림 5의 가상 주소 부호기는 누적 복사 합이 낮은 입력 번지에서 높은 입력 번지 방향으로 동작하게 하는 하향식으로서, 부호화 과정은 방송 네트워크

크의 낮은 출력 번지부터 가상 주소를 부여하는 순방향 주소 부여(forward addressing) 방식이다.

방송 네트워크의 출력포트의 수가 N 이라고 가정하면, 가상 주소 부호기는 0 번 포트부터 시작하여 가상적인 주소를 부여하는 순방향 주소부여 방식으로 처리되므로 0 번지에서부터 $(N-1)$ 번지까지 min, max 이진 비트 시퀀스를 발생한다.

$$\begin{aligned} & \{ 0, s(0)-1 \}, \\ & \{ s(0), s(1)-1 \}, \\ & \quad \vdots \\ & \{ s(N-2), s(N-1)-1 \} \end{aligned} \quad (6)$$

$M=4$ 이고 $N=8$ 인 경우 부호화 과정과 그 결과가 그림 6에 표현되어 있다.




그림 6. 가상 주소 부호화 과정

4. 방송네트워크

제안된 구조에서는 방송 네트워크가 $\log_2 K$ 스테이지의 바이너리 트리와 $\log_2(N/K)$ 스테이지의 Banyan 네트워크로 구성된 확장 Banyan 네트워크이기 때문에 전체 출력 경로수는 $K \cdot N$ 형태이므로 입력의 K 배에 해당하는 셀을 복사한다. $N=8, M=2, K=4$ 인 경우 방송네트워크의 구조를 그림 7에서 보여 주고 있다. 각 방송네트워크 모듈의 출력과 트렁크 번호 번역기의 결선 규칙은 임의의 트렁크 번호 번역기에 셀 집중화를 방지하기 위하여 K 번째 모듈 방송네트워크의 0번 출력은 (N/K) 번째 트렁크 번호 번역기로 결선된다. 따라서 각 방송네트워크의 모든 출력은 트렁크 번호 번역기와 상호 사이클릭(cyclic) 형태로 순서에 의하여 결선되므로 임의의 트렁크 번호 번역기에 과부하 상태를 피할 수 있다.

방송 네트워크에서 복사된 셀들은 마스터 셀을 중심으로 서로 연관성을 가지고 있음이 표현되어야 하는데 이를 복사 색인(CI: copy index)이라 칭한다. 따라서 복사 색인 값은 복사를 요구한 셀 수에

따라 색인 참조를 기준으로 순서대로 0, 1, 2, ... 등으로 색인된다.

$$CI = \text{output port address} - IR$$




그림 7. 모듈 구조의 방송네트워크($N=8, M=2, K=4$)

III. 분석 및 결과

본 장에서는 제안된 복사 네트워크에 대한 분석과 성능 평가를 실시한다. 제안된 K 모듈러 복사네트워크는 단일 구조와 동일하게 동작하면서 셀 지연율이 감소되고 입력된 셀을 (N/K) 로 분할하여 동시에 처리하기 때문에 셀 처리의 우선 순위가 균등하게 처리되어 입력 공정성(input fairness)이 개선되는 장점을 가지고 있다. 또한 방송 네트워크로 확장 Banyan 네트워크를 사용하였기 때문에 오버플로우 발생 확률이 Banyan 네트워크를 사용한 것보다 $(1/K)$ 로 감소된다. 제안된 구조의 스위치는 스위치 내부의 블로킹은 발생하지 않으나 입력단 블로킹으로 인한 셀 지연과 입력 공정성이 문제가 된다. 임의의 입력포트에서 오버플로우가 발생할 경우 오버플로우 셀은 그 입력포트로 피드백 되어 다음 시간 슬롯에서 처리되기 때문에 이로 인한 입력 버퍼에서의 셀 지연율이 단일 구조보다 감소된다. 단일 구조와 제안된 구조에서 각각 오버플로우가 발생할 경우 입력 버퍼에 도착한 셀들이 버퍼에서 대기한 대기 시간을 측정하여 셀 지연율을 관찰한다.

그림 8의 시뮬레이션 모델을 설명하면 입력 노드 i 는 1, 2, ..., $N-1$ 로 구성되고 각 모듈의 시작점은 원으로서 표시된다. 시간 슬롯 t 에서 셀 요구 복사수의 합이 출력 노드의 수를 초과한 오버플로우가 발생할 경우 $t+1$ 시간 슬롯에서는 호 분리에




그림 8. 셀 지연 분석을 위한 시뮬레이션 모델

의한 새로운 시작점이 형성된다. i 시간 슬롯의 i 번째 입력 노드에서 셀의 요구 복사수를 $c_i(i)$ (requested copy number)라고 하고, $s_i(u, v)$ 는 u 번째 노드에서 v 번째 노드까지의 요구 복사수 $c_i(i)$ 를 합산기(adder)가 합한 결과이다. i 시간 슬롯 동안에 $s_i(u, v)$ 와 출력 노드의 수를 비교하여 $s_i(u, v)$ 가 출력 노드의 수를 초과하지 않을 때까지 셀을 처리하고 $s_i(u, v)$ 가 출력 노드의 수를 초과할 경우에는 $t+1$ 시간 슬롯에서 셀을 처리한다. $s_i(u, v)$ 가 출력 노드의 수를 초과한 경우 i 번째 입력 노드에서 초과한 요구 복사수를 $fb_i(i)$ (feedback copy number)라고 한다. $fb_i(i)$ 가 생성되면 $t+1$ 시간 슬롯에서 새로운 시작점이 형성되고 i 번째 입력 노드의 새로운 시작점에서 요구 복사수는 i 시간 슬롯에서 처리되지 않은 나머지 셀 요구 복사수로 형성되는데 이를 $mc_{t+1}(i)$ (make copy number)라고 한다. 이와 같은 과정이 일정한 시간 슬롯 동안 반복하여 순환적(rotation)으로 발생하는데, 이 과정 동안 입력 노드로 셀이 입력될 때 입력 버퍼에서 셀이 처리되기까지 대기하는 시간을 분석하여 셀의 평균 지연율을 측정한다.

분석을 간단화 하기 위하여 복사 네트워크에 입력되는 셀들은 모든 입력포트에 균일하게 분포되며, 각 입력포트에 입력되는 셀들의 프로세스는 도착률 λ 를 가지고 있는 지수함수 분포에 따른다고 가정한다. 또한 입력 버퍼의 크기를 무한하다고 가정하여 제안된 복사 네트워크의 분석을 근사화한다. 멀티캐스트 셀의 요구 복사수는 입력 버퍼의 HOL 위치에서 포아송(Poisson) 분포를 갖는 독립적인 랜덤 변수라고 가정한다. 이로 인하여 입력 버퍼에서 셀의 평균 대기 시간 또한 포아송 분포에 따른다.

시뮬레이션에서 평균 셀 지연율은 입력 부하 변

동에 따라 주어진 시간(10^6 시간 슬롯)에 대한 입력 버퍼에서 셀이 처리되기까지의 평균 대기시간을 합한 비율로 표현된다. 입력 부하 ρ 는 셀이 도착되는 평균 도착 시간의 역인 도착률에 의하여 복사 네트워크의 입력 버퍼 동작은 매 시간 슬롯마다 셀이 처리되는 것으로 가정한다. 시뮬레이션은 16×16 규모의 복사네트워크가 $K=1, 2, 4$ 인 경우 ($M=16, 8, 4$) 입력 부하의 변화에 대한 평균 셀 지연율을 상호 비교하며 모든 구조에서 오버플로우가 발생할 경우 셀 분리가 이루어진다고 가정한다. 세 가지 구조 즉, 1 모듈, 2 모듈, 4 모듈에서 각각의 입력 버퍼에서 평균 대기 시간을 입력 부하에 따라 입력포트의 평균 요구 복사수를 변화시키면서 평균 셀 지연율을 상호 비교한다.

각 입력포트에서 평균 셀 요구 복사수가 각각 1, 4, 8, 16의 경우에 입력부하 0, 0.2, 0.4, 0.6, 0.8, 1 일 경우 일원적, 이원적, 사원적 구조의 셀 지연율을 비교하여 보았다. 분석 결과 $C=1$ 인 경우 입력부하 $\rho=0.8$ 까지 세구조 모두 오버플로우가 발생하지 않고 단위 셀 지연율 내에서 처리되었다. 입력부하가 1인 경우는 매 시간 슬롯마다 셀이 입력되는 상황으로서 셀 지연율은 기존 구조($K=1, N=16$)인 단일 구조에서 1.6496인 반면에 이원적 구조에서는 1.1264, 사원적 구조에서는 0.1762로 다원적 구조에서 셀 지연율이 상당히 개선됨을 그림 9에서 보여 주고 있다. 그림 10에서는 평균 셀 요구 복사수가 4인 경우의 셀 지연율을 보여주고 있으며 사원적 구조에서는 모든 입력 부하에 대하여 단위 셀 지연율 내에서 처리되지만 이원적 구조에서는 입력 부하 0.8에서 처리되고 기존 구조에서는 0.53에서 오버플로우가 발생하여 다원적 구조에서 셀 지연율이 향상됨을 볼 수 있다. 그림 11에서는 평균 셀 요구 복사수가 8인 경우로서 각 입력포트의 셀 요구 복사수가 전체 출력포트의 50%를 점유한 형태이므로 상당한 과부하 상태라고 볼 수 있다. 그러나 사원적 구조에서는 입력부하가 약 0.6까지 오버플로우가 발생하지 않음을 볼 수 있다. 입력부하가 0.6일 경우 다른 구조의 셀 지연율을 살펴보면 이원적 구조에서는 1.9068, 단일 구조에서는 3.2로서 사원적 구조는 단일 구조보다 셀 지연율이 3.2배 향상됨을 알 수 있다. 그림 12는 가장 극한 상황으로서 각 입력포트에서 전체 출력포트로 셀을 복사한 경우로서 $C=8$ 인 그림 11과 차이가 별로 없음을 볼 수 있다. 이는 각 입력포트의 셀 요구 복사수가 전체 출력포트의 50%를 초과할 때에는 사원적 이상의 다원적

구조로 셀을 처리하여야 효율적이라는 사실을 시뮬레이션을 통하여 알 수 있었다.




그림 9. 입력 버퍼에서 평균 지연율(C=1)




그림 10. 입력 버퍼에서 평균 지연율(C=4)




그림 11. 입력 버퍼에서 평균 지연율(C=8)




그림 12. 입력 버퍼에서 평균 지연율(C=16)

IV. 결론

본 논문에서는 ATM 멀티캐스트 스위치에 필요한 K 모듈 구조의 복사 네트워크를 제안하였다. 복사 네트워크의 성능은 복사를 요구한 셀의 복사합이 복사 네트워크의 출력포트 수보다 많을 경우 발생하는 오버플로우에 영향을 받는다. 기존 스위치들은 복사된 셀을 처리하는 방법에 따라 입력단에서 복사될 셀들을 일괄적으로 제어하는 방법과 복사 네트워크 내부 스위칭 노드에 버퍼를 설치하여 이를 해결하는 방법으로 구분되었다. 입력단에서 제어하는 방법은 주로 입력단 버퍼에서 셀 지연율이 발생하였고, 스위치 내부에서 해결하는 방법은 출력 경쟁에 의한 셀 지연율이 문제가 되었다. 기존 스위치들을 분석한 결과 입력단 제어 방식은 대규모 시스템으로 확장을 할 경우 입력단 셀의 공정한 처리 방법만 해결된다면 많은 장점을 가지고 있음을 알 수 있었다. 입력 공정성을 개선할 수 있는 방법은 기존의 구조에서 개선은 어렵기 때문에 입력을 분할하여 처리할 수 있는 구조를 제안하여 이의 성능을 분석하였다. 성능 분석은 입력 버퍼에서 평균 셀 지연율을 일원적, 이원적, 사원적 구조로 분류하여 비교 분석하였다. 분석 결과 기존 구조 보다 제안된 구조가 모든 입력 부하 변동 범위에서 셀 지연율이 확연하게 감소됨을 알 수 있었다.

앞으로 연구되어야 할 사항은 실제 시스템 환경 하에서 일어날 수 있는 비 균일 트래픽 환경에서 입력단의 셀 지연율 분석이 이루어져야 하고, 오버플로우 발생을 경감하기 위한 적정한 방송 네트워크

크 구성을 위하여 실제 셀 복사 요구 수의 트래픽 분포가 분석되어야 할 것이다.

참 고 문 헌

[1] H. Ahmadi and W. E. Denzel, "A survey of modern high-performance switching techniques," *IEEE J. Select. Areas Commun.*, vol 7, pp. 1091-1103, Sept. 1989.

[2] H. Jonathan Chao and Byeong-Seog Choe, "Design and Analysis of a large-scale multicast output buffered ATM switch," *IEEE ATM Development and Applications Selected Readings*, pp. 121-133, 1996.

[3] Jae W. Byun and Tony T. Lee, "The design and analysis of an ATM multicast switch with adaptive traffic controller," *IEEE/ACM Trans. Networking*, vol. 2, no. 3, pp. 288-298, June 1994.

[4] W. D. Zhong et al., "A copy network with shared buffers for large-scale multicast ATM switching," *IEEE/ACM Trans. Network.*, vol. 1, no. 2, Apr. 1993.

[5] C. J. Chang and C. J. Ring, "Overall controller in copy network of broadband Packet switch," *Electron. Lett.* vol. 27, no. 11, pp. 937-939, May 1991.

[6] T. H. Lee and S. J. Liu, "A fair high-speed copy network for multicast packet switch," in *Proc. IEEE INFOCOM'92*, Florence, Italy, vol. 2, pp. 886-894, May 1992.

[7] Andrzej jajszyk and Wojciech Kabacinski, "A Growable ATM Switching Fabric architecture," *IEEE Transactions on Communications*, vol. 43, no. 3, Mar. 1995.

[8] Pao DCW and Leung SC, "Space division approach to implement a shared buffer in an ATM switch," *Computer Communications*, vol. 20, no. 1, Jan. 1997.

[9] 정진태, 이옥재, 전병실, "ATM 교환 시스템의 성능 향상을 위한 새로운 셀 스위치 구조 연구," *전자공학회 논문지-S*, 제34권, S편, 제3호, 3. 1997.

[10] 이옥재, 전병실, "ATM 멀티캐스트 스위치에서 복사 네트워크의 셀 분배 알고리즘," *전자공학*

회 논문지-S, 제35권, S편, 제8호, 8. 1998.

[11] T. T. Lee, "Non-blocking copy networks for multicast packet switching," *IEEE J. Select. Areas Commun.*, pp. 1455-1467, Dec. 1988.

이 옥 재(Ok-Jae Lee)

정회원



1986년 2월: 전북대학교 전자공학
학과(공학사)

1994년 8월: 전북대학교 전자공
학과(공학석사)

1998년 2월: 전북대학교 전자공
학과(공학박사)

1986년 8월~1999년 3월: 군산대학교 근무
1999년 4월~현재: 원광보건대학 정보통신과 전임강
사

<주관심 분야> 지능망, 가상시설망, ATM Switching
Network