

거동모델을 이용한 무선랜용 MMIC 가변이득 저잡음 증폭기 설계

준회원 박 훈*, 정회원 윤 경식*, 황 인갑**

Design of MMIC Variable Gain LNA Using Behavioral Model for Wireless LAN Applications

Hun Park*, Associate Member, Kyung-Sik Yoon*, In-Gab Hwang** Regular Members

요약

본 논문에서 $0.5\mu m$ GaAs MESFET을 이용하여 5GHz대 무선랜에 사용 가능한 MMIC 가변이득 저잡음 증폭기를 설계 및 제작하였다. 이득과 잡음성능이 우수한 증가형 GaAs MESFET과 선형성이 좋은 공핍형 MESFET 조합의 캐스코드 구조로 저잡음 증폭기를 설계하기 위하여 Burlington의 점근선법을 이용하여 MESFET의 비선형 전류 전압특성에 대한 거동 모델 방정식을 도출하였다. 이로부터 캐스코드 증폭기의 공통 소오스 FET는 $4 \times 50\mu m$ 크기의 증가형 MESFET으로 공통 게이트 FET는 $2 \times 50\mu m$ 크기의 공핍형 MESFET으로 설계하였다. 제작된 가변이득 저잡음 증폭기의 잡음지수는 4.9GHz에서 2.4dB, 가변 이득범위는 17dB이상, IIP3는 -4.8dBm이며, 12.8mW의 전력을 소비하였다.

Key Words : MMIC, LNA, WLAN(Wireless LAN), MESFET

ABSTRACT

This paper describes the design and fabrication of an MMIC variable gain LNA for 5GHz wireless LAN applications, using $0.5\mu m$ gate length GaAs MESFET transistors. The advantages of high gain and low noise performance of E-MESFETs and excellent linear performance of D-MESFETs are combined as a cascode topology in this design. Behavioral model equations are derived from the MESFET nonlinear current voltage characteristics by using Burlington's asymptote method in a cascode configuration. Using the behavioral model equations, a $4 \times 50\mu m$ E-MESFET as a common source amplifier and a $2 \times 50\mu m$ D-MESFET as a common gate amplifier are determined for the cascode amplifier. The fabricated variable gain LNA shows a noise figure of 2.4dB, variable gain range of more than 17dB, IIP3 of -4.8dBm at 4.9GHz, and power consumption of 12.8mW.

I. 서론

초고속 무선 접속 기술은 ‘언제’, ‘어디서나’ 사용자에게 서비스를 제공할 수 있어, 미래 지향적 서비스 기술로 많은 관심의 대상이 되고 있다. 최근 노

트북 PC와 PDA 등과 같은 휴대용 단말기의 보급이 확산됨에 따라 이를 장소에 관계없이 네트워크망에 연결시키는 수단으로 무선랜의 사용이 증가하고 있다. 무선랜은 이동성, 휴대성 및 간편성 등의 이점으로 인하여 응용분야가 넓어지고 있으며,

* 고려대학교 전자 및 정보공학부 (corresponding author : ksyoon@korea.ac.kr), ** 전주대학교 공학부 전기전자전공
논문번호 : 040121-0317, 접수일자 : 2004년 3월 17일.

※ 본 연구는 과학기술부와 KISTEP의 재정지원에 의하여 수행되었으며, IDEC의 설계도구 지원에 의하여 연구 되었음.

기존의 1~2Mbps 전송속도를 갖는 2.4GHz의 IEEE 802.11b에서 최대 54Mbps의 데이터 전송속도를 지원하는 5GHz대의 IEEE 802.11a와 HIPERLAN/2로 발전하고 있다.[1]~[4]

무선랜의 RF 수신기는 저잡음 성능과 낮은 DC 전력소비와 높은 선형성을 요구한다. 선형성의 척도로 3차 상호교차점(IP3)과 2차 상호교차점(IP2)이 자주 측정되지만, 높은 IP3을 얻으려면 더 큰 크기의 소자를 사용하게 되므로 DC 전력소비가 증가하게 된다. 또한, HIPERLAN/2 수신단은 인접신호와의 간섭을 효과적으로 줄이기 위하여 Adaptive Antenna Arrays를 사용함으로 이득 조정이 필요하게 된다. 따라서, 본 논문에서는 캐스케이드 증폭기 구조보다는 전류를 공유하는 캐스크로드 증폭기로 낮은 바이어스 전류에서 선형성과 잡음특성이 우수하며 이득 조정이 가능한 가변이득 저잡음 증폭기를 설계하고자 한다. 이를 위하여 GaAs MESFET의 측정된 전류 전압특성으로부터 거동모델(behavioral model) 방정식을 도출하여 캐스크로드 증폭기의 공통 소오스 FET와 공통 게이트 FET의 크기와 바이어스 점의 최적화에 적용하였다.

II. 저잡음 증폭기 설계

본 논문에서 설계한 증가형 공핍형 구조의 캐스크로드형 저잡음 증폭기의 회로는 그림 1과 같다. 공통 소오스 FET의 소오스를 인더터로 degeneration 시켜 잡음특성과 입력 정합을 쉽게 하였고, 회로의 안정화를 위하여 공통 게이트 FET의 드레인과 공통 소오스 FET의 게이트와 사이에 RC 피드백 회로를 연결하여 전 주파수에서 안정화 시켰다. DC block 커패시터는 입출력단의 바이어스 분리 및 RF 신호의 결합을 위해서 사용하였고, 잡음특성을 향상시키기 위하여 마이크로 스트립 나선형 인더터를 RF 쿠크로 이용하였다. 그림 1의 점선으로 표시한 입출력 정합회로 또한 오프 칩 정합을 하지 않고 온 칩으로 구현하였다.

일반적으로 증가형 GaAs MESFET은 이득과 잡음특성이 공핍형 GaAs MESFET은 선형성이 좋다. 그러므로, 캐스크로드 저잡음 증폭기를 설계할 때 첫째단인 공통 소오스 FET는 높은 이득과 낮은 잡음을 요구하기 때문에 증가형 MESFET으로 둘째단인 공통 게이트 FET는 공핍형 MESFET으로 설계하여 선형성을 향상시키고자 하였다.[5] 선형성이

우수한 저잡음 증폭기를 설계하기 위하여 증가형 MESFET과 공핍형 MESFET의 크기의 최적화가 필요하여 공핍형 MESFET의 거동모델을 도출하여 최적화에 적용하여 낮은 바이어스 전류에서 최대의 IP3를 갖도록 하였다.




그림 1. 캐스크로드형 저잡음 증폭기 회로도

본 논문은 유럽방식의 무선랜 표준인 HIPERLAN/2의 수신단에 사용되는 저잡음 증폭기를 잡음특성이 우수한 $0.5\mu m$ GaAs MESFET으로 선형성과 소비전력을 고려하여 표 1의 설계규격으로 설계하였다. 5.25GHz에서 동작하고, 공급전원 3V에서 전류를 5mA이내로 제한하여 소비전력을 작게 하였다. 특히, HIPERLAN/2 수신단은 인접신호와의 간섭을 효과적으로 줄이기 위하여 Adaptive Antenna Arrays를 사용한다. 이런 구조의 수신기는 진폭을 조정할 수 있는 회로가 필요하다. 이전에 발표된 다양한 가변이득 증폭기는 수신단의 저잡음 증폭기에 이득조정회로를 추가한 구조이다.[6]~[7] 그러므로, 별도의 이득조정회로를 가지는 가변이득 증폭기는 DC 전력소비가 크고 회로의 크기가 증가하여 수신단 전체의 비용을 증가시키므로, 이런 약점을 보완하기 위하여 본 논문에서는 캐스크로드 구조의 공통 게이트 FET의 게이트 바이어스 전압을 조정하여 가변이득 특성을 얻도록 하였다. 무선랜은 좁은 범위에서 사용되기 때문에 매우 낮은 잡음지수는 필요하지 않다. 따라서, 무선랜 시스템의 특성을 고려하여 잡음지수는 2.5dB정도로 하고, 저전력을 소비하며 높은 선형성을 가지면서 별도의 이득 조정 회로를 사용하지 않고 15dB이상의 이득을 조정 할 수 있는 가변이득 저잡음 증폭기를 설계하였다.

5GHz대 무선랜은 상호 직교성을 갖는 복수의 반송파를 사용하는 OFDM방식의 전송기술로 인하여 주파수 이용효율과 고속의 데이터 전송을 구현할 수 있지만, 높은 PAPR(Peak to Average Power Ratio)로 높은 선형성의 저잡음 증폭기가 필요하다.

표 1. HIPERLAN/2용 저잡음 증폭기 설계규격

PARAMETERS	SPEC.
Frequency	5.15 ~ 5.35GHz
Linear Gain	15dB
Noise Figure	2.5dB
Gain Control Range	15dB
Input Return Loss	-15dB
Output Return Loss	-15dB
Input P1dB	-20dBm
Input IP3	-10dBm
SFDR	50dB
Total Current	< 5mA
Supply Voltage	3V

III. 거동 모델을 이용한 MESFET 크기 최적화

본 논문에서는 5mA 이하의 저전류로 최대의 선형성을 얻을 수 있는 저잡음 증폭기를 설계하기 위하여 게이트 길이 $0.5\mu m$ 인 ETRI GaAs MESFET의 비선형 특성인 전류 전압특성을 모델링하였다. MESFET의 드레인전류를 게이트전압으로 식(1)과 같이 테일러로 급수로 전개할 수 있다.

$$Id = G_1 V_{gs} + G_2 V_{gs}^2 + G_3 V_{gs}^3 + \dots \quad (1)$$

여기서,

$$G_1 = \frac{dI_d}{dV_{gs}}, \quad G_2 = \frac{1}{2} \frac{d^2 I_d}{dV_{gs}^2}, \quad G_3 = \frac{1}{6} \frac{d^3 I_d}{dV_{gs}^3}$$

MESFET의 비선형성이 트랜스컨터터스에 의해서만 존재한다고 가정하면, IP2와 IP3은 참고문헌[8]에 의하여 식(2), 식(3)과 같이 표현된다. 여기서, R_{ds} 는 MESFET의 출력저항이다.

$$IP2 = \frac{G'_1 R_{ds}}{2(G_2)^2} \quad (2)$$

$$IP3 = \frac{G'_1 R_{ds}}{G_3} \quad (3)$$

증폭기에서 높은 IP2와 IP3를 얻기 위해서는 MESFET의 G_2 와 G_3 가 작아야 얻을 수 있다.[9] 그러므로, 측정된 MESFET의 전류 전압 데이터를 이용하여 정확한 미분을 위해서는 식(1)과 같은 다항식 모델방정식이 필요하다. 본 논문에서는 다항식의 맞춤함수나 스플라인(Spline) 곡선 맞춤기법을 사용하는 대신에 기준 점근선을 구하여 선형식을 만든 후 RHF(Right Hand Function)과 LHF(Left Hand Function)를 더하는 참고문헌[10]의 Burlington 점근선 방법을 이용하여 MESFET의 전류 전압 특성을 묘사하는 거동 모델 방정식을 도출하였다. 점근선 기법은 데이터선 위에 점근선들을 도시하고, 각각의 점근선 방정식을 정의하고 이들로부터 점근선 교점을 계산하고, 기울기변화와 변이 범위를 결정한다. 그리고, 임의의 기준 점근선 방정식은 선택하여, 이를 선형방정식 $y = A + Bx$ 로 정의하면 이것이 곡선 맞춤방정식의 첫번째 방정식이 된다. 이 기준 점근선의 선택은 임의적이나 특정 모델링 용용에서는 특별한 점근선을 기준으로 선택하는 것이 필요한 항의 개수를 줄이는 데 많은 이점이 있다. 기준 점근선의 오른쪽으로 변이되는 점근선들을 나타내는 RHF의 모든 계수를 구하여 기준 점근선에 더하면 곡선의 오른쪽 부분이 맞추어지는 식(4)과 같은 방정식이 얻어진다.

$$y(x) = A + Bx + \sum_k^k D_k * \log_{10} \left[1 + 10^{\frac{x-x_k}{d_k}} \right] \quad (4)$$

같은 방법으로, 기준 점근선의 왼쪽으로 변이되는 점근선들을 나타내는 LHF의 모든 계수를 구하여 기준 점근선에 더하면 곡선의 왼쪽 부분이 맞추어지게 되므로, 곡선의 전 구간을 맞추게 되는 식(5)과 같은 거동 모델 방정식을 얻을 수 있다.[10]

$$f(x) = A + Bx \sum_i^l C_i \log \left[\frac{10^{\frac{x-x_i}{c_i}}}{1 + 10^{\frac{x-x_i}{c_i}}} \right] + \sum_j^k D_j \log \left[1 + 10^{\frac{x-x_j}{d_j}} \right] \quad (5)$$

측정기반의 GaAs MESFET ROOT모델을 시뮬레이터에 적용한 후 드레인 소오스 전압(V_{ds})을 1.5V로 고정하고 게이트 소오스 전압(V_{gs})을 -1.5V에서 1V까지 0.1V 간격으로 변화시키면서 전류 전압 데이터를 추출하였다. V_{ds} 를 고정하고 V_{gs} 에 대한 전류 전압 특성곡선에 대하여 식(5)의

계수 A, B, C_i, D_k 를 구하였다. 표 2는 점근선법에 의하여 식(5)을 만들기 위하여 계산된 MESFET의 거동 모델 방정식 계수이다. 표 2의 계수를 이용하여 거동 모델 방정식을 만들어 MESFET의 전류 전압 특성곡선을 그림 2에 도시하였고, 시뮬레이터에서 추출한 전류 전압 데이터와 비교하였다. 그림 2에서 보는 바와 같이 $2 \times 50\mu\text{m}$, $4 \times 50\mu\text{m}$ 공핍형 MESFET은 전구간에서 모델값과 측정값이 아주 잘 일치하는 것을 알 수 있다.

표 2. MESFET의 behavioral model 방정식 계수

(a) $2 \times 50\mu\text{m}$ 공핍형 MESFET



Asynode	y1	y2	x1	x2	Slope	Slope Org	x	a	A
RFB4	±0.07	±0.07	±500	±100	-35.07	-45.05	-10.00	25.02	-75.07
RFB3	±0.07	±1.05	-100	±501	45.05	35.03	-75.01	25.02	45.05
RFB2	±0.05	±0.04	-75.01	±501	25.03	35.03	45.01	25.02	45.05
RFB1	±0.04	±0.04	-65.01	±501	55.03	45.03	45.01	25.02	-10.04
REF	11.03	±0.03	-45.01	±501	15.02	45.03	-15.02	25.02	55.01
REF1	4.03	±0.03	-25.01	±501	25.02	35.03	35.01	25.02	10.04
REF2	±0.03	±0.02	-35.01	±501	25.02	35.03	45.01	25.02	35.05
REF3	±0.03	±0.02	-25.16	±501	35.02	15.02	45.02	25.02	25.04
REF4	±0.02	±0.02	-55.01	±501	35.02	65.03	65.01	25.02	10.04
REF5	±0.02	±0.02	-75.01	±500	35.02	-15.04	65.01	25.02	25.05

(b) $4 \times 50\mu\text{m}$ 공핍형 MESFET

Asynode	y1	y2	x1	x2	Slope	Slope Org	x	a	A
RFB4	±0.07	±0.07	±500	±100	-35.07	-75.05	-10.00	25.02	-10.06
RFB3	±0.07	±0.05	-100	±501	75.05	45.03	-75.01	25.02	45.05
RFB2	±0.04	±0.04	-75.01	±501	45.03	45.03	45.01	25.02	45.05
RFB1	±0.04	±0.04	-65.01	±501	95.03	-15.02	45.01	25.02	-25.04
REF	35.03	±0.03	-45.01	±501	25.02	-15.02	-25.02	25.02	55.01
REF1	75.03	±0.03	-25.01	±501	15.02	35.02	35.01	25.02	25.04
REF2	±0.03	±0.02	-35.01	±501	35.02	15.02	35.01	25.02	45.05
REF3	±0.03	±0.02	-25.16	±501	35.02	25.03	45.01	25.02	35.04
REF4	±0.02	±0.02	-55.01	±501	35.02	45.02	45.01	25.02	25.04
REF5	±0.02	±0.02	-75.01	±500	35.02	75.04	65.01	25.02	10.05

따라서, 식(5)을 이용하여 Mathwork사의 Matlab으로 일차 미분하여 G_1 , 이차 미분하여 G_2 , 그리고 삼차 미분하여 G_3 곡선을 그림 3과 그림 4에 그렸다. 그림 3은 $4 \times 50\mu\text{m}$, 그림 4는 $2 \times 50\mu\text{m}$ 크기인 공핍형 MESFET의 V_{ds} 가 1.5V 일 때 전류 전압 곡선(◆)과 이를 일차 미분한 트랜스컨더턴스 곡선 G_1 (△), 이차 미분한 곡선 $G_2(*)$, 그리고 삼차 미분한 곡선 $G_3(x)$ 을 V_{gs} 에 대하여 표현한 것이다. $4 \times 50\mu\text{m}$ 크기인 공핍형 MESFET이 최대의 선형성을 얻을 수 있는 조건인 G_3 가 0일 때 전류가 5.399mA 이고, $2 \times 50\mu\text{m}$ 인 공핍형 MESFET의 G_3 가 0일 때 4.2mA 가 흐른다. 저전력 소비와 저잡음 그리고 선형성을 고려하여 둘째단을 $2 \times 50\mu\text{m}$ 크기의 공핍형 MESFET을 이용하여 전류가 4.2mA 가 흐르도록 설계하였다.

캐스크로드형의 증폭기는 같은 전류를 두 트랜지스터가 공유하는 구조이므로, 위 과정을 통하여 저전력, 저잡음, 높은 선형성을 갖는 증폭기를 설계하기 위하여 첫째단인 공통 소오스 FET는 잡음특성과 이들이 우수한 증가형 MESFET으로 잡음지수가 가장 낮은 바이어스인 $30\%Idss$ 에서 4.2mA 의 드레인 전류가 흐르는 $4 \times 50\mu\text{m}$ 크기로, 둘째단인 공통 게이트 FET은 선형성이 좋은 공핍형 MESFET으로 $2 \times 50\mu\text{m}$ 크기로 최적화하여 설계하였다.

그림 2. MESFET의 전류-전압 특성의 모델값(실선)과 측정값($4 \times 50\mu\text{m}$ (Δ), $2 \times 50\mu\text{m}$ (\square)) 비교그림 3. 공핍형 MESFET 트랜스컨더턴스 특성($4 \times 50\mu\text{m}$)그림 4. 공핍형 MESFET 트랜스컨더턴스 특성($2 \times 50\mu\text{m}$)

IV. 저잡음 증폭기의 측정 결과

그림 5는 제작된 가변이득 저잡음 증폭기의 침

사진이고, 제작된 칩 크기는 $1.4 \times 1.2 \text{ mm}^2$ 이다. 제작된 가변이득 저잡음 증폭기는 HP8510C 회로망분석기(Network Analyzer)를 이용하여 측정하였다. 회로망분석기를 4.6~5.6GHz의 주파수범위에서 그림 5의 VG를 0.4V, VDD를 3V 그리고 둘째단 FET의 게이트 제어전압 VC를 -0.6V에서 1.4V까지 변화시켜 소신호를 측정하였다. 그림 6은 제작된 저잡음 증폭기의 VG를 0.4V, VDD를 3V 그리고 VC를 1.4V로 인가하여 최대이득을 얻을 때 소신호 측정 결과이고, 그림 7에서 설계결과와 측정결과를 비교하였다. 설계한 중심주파수 5.25GHz에서 최대이득이 15.18dB와는 달리 4.9GHz에서 최대이득이 12.805dB로 동작 주파수가 350MHz 이동하였고, 이득도 감소 하였다. 그리고, 입력 반사계수(S11)와 출력 반사계수(S22)의 정합주파수도 설계주파수에서 이동하였고, 반사손실도 증가하였다. 그림 8은 제작된 가변이득 저잡음 증폭기의 잡음지수와 소신호 이득을 4.6GHz에서 5.6GHz까지의 범위에서 측정한 것을 보여주고 있다. 최대이득을 갖는 주파수 4.9GHz에서 측정된 잡음지수(NF)는 2.4dB이다. 측정된 가변이득 저잡음 증폭기의 최대이득이 얻어지는 중심 주파수와 입출력 반사계수가 이동한 주요한 원인은 수동소자의 변화에 민감한 정합회로구조에 기인한 것으로 판단되었다.





그림 5. 제작된 가변이득 저잡음 증폭기($1.4 \times 1.2 \text{ mm}^2$)

그림 6. 제작된 가변이득 저잡음 증폭기의 소신호 주파수 측정결과 (S21[○], S22[□], S11[x])



(a) S21측정결과(●)와 시뮬레이션 결과(실선)



(b) S11(x), S22(□)측정결과와 시뮬레이션 결과(실선)

그림 7. 가변이득 저잡음 증폭기의 소신호 측정결과(S21[●], S22[□], S11[x])와 시뮬레이션 결과 (실선)




그림 8. 제작된 가변이득 저잡음 증폭기의 잡음지수(■)와 소신호 이득(○)

그림 9는 제작된 가변이득 저잡음 증폭기의 이득조정능력을 보여주는 것으로 둘째단의 게이트 제어전압을 -0.5V로 하면 저잡음 증폭기에 전류가 흐르기 시작하고, 1.4V까지 전압을 증가시키면 그림과 같이 최대 이득점까지 이득이 증가하게 되고 이때 4.2mA의 전류가 흐르게 된다. 그러므로 제작된 가변이득 저잡음 증폭기는 17dB이상의 이득조정 능력을 가지고 0dB 이상의 이득만을 고려하면 12dB 이상의 조정능력을 가져 무선시스템에서 입력되는 신호에 따라 증폭기를 제어할 수 있고, 전송모드로 동작할 때 텐 오프되어 전력소모를 줄일 수 있다. 그림 10은 제작된 가변이득 저잡음 증폭기의 1 tone 측정결과로 주파수 4.9GHz에서 -11dBm의 입력전

력에서 0.5dBm의 출력전력특성을 보여준다. 또한, 그림 11은 증가형 공핍형 구조의 가변이득 저잡음 증폭기의 신호왜곡 및 선형성 특성을 알아 보기 위하여 중심주파수 4.9GHz에서 1MHz의 tone 폭의 조건에서의 two tone 측정 결과로 -4.8dBm의 IIP3과 8.6dBm의 OIP3특성을 가진다. 그리고 측정 데이터에서 계산한 DRSF(Spurious Free Dynamic Range)는 약 57.6dB이다. 따라서, 제작한 가변이득 저잡음 증폭기는 무선랜 규격을 만족하는 선형성을 가짐을 확인하였다. 표 3은 가변이득 저잡음 증폭기의 측정결과와 설계규격을 비교한 표이다.




그림 9. 제작된 가변이득 저잡음 증폭기의 이득 조정 범위와 소비전류




그림 10. 제작된 가변이득 저잡음 증폭기의 1 tone 측정 결과




그림 11. 제작된 가변이득 저잡음 증폭기의 2 tone 측정 결과

표 3. 제작된 가변이득 저잡음 증폭기의 측정결과와 설계규격 비교

PARAMETERS	SPEC.	Meas.
Frequency	5.1~5.35GHz	4.9GHz
Linear Gain	15dB	12.805dB
Noise Figure	2.5dB[0.6]	2.4dB
Gain Control Range	15dB	17dB(Position 12dB)
Input Return Loss	-15dB	-15dB @4.9GHz
Input P1dB	-20dBm	-11dBm@4.9GHz
Input IP3	-10dBm	-4.8dBm@4.9GHz
Total Current	<5mA	4.2mA
Supply Voltage	3V	3V

VI. 결 론

본 논문에서 ETRI 0.5μm GaAs MESFET을 이용하여 5GHz대 무선랜에 사용 가능한 MMIC 가변이득 저잡음 증폭기를 설계 및 제작하였다. 캐스코드 저잡음 증폭기로 저잡음, 낮은 왜곡, 저전력 소비를 동시에 만족하기 위하여, 이득과 잡음성능이 우수한 증가형 MESFET과 선형성이 좋은 공핍형 MESFET을 캐스코드로 연결하였다. 선형성이 우수한 캐스코드 구조의 저잡음 증폭기를 설계하기 위하여 Turlington의 점근선법을 이용하여 MESFET의 비선형 전류 전압특성에 대한 거동 모델 방정식을 도출하였다. 거동 모델 방정식을 이용하여 캐스코드 증폭기의 공통 소오스 FET에 4x50μm 크기의 증가형 MESFET과 공통 게이트 FET에 2x50μm 크기의 공핍형 MESFET을 사용하였다. 그리고 HIPERLAN/2 수신단의 인접신호와의 간섭을 줄이기 위하여 사용되는 Adaptive Antenna Arrays에 필요한 이득조정은 캐스코드 증폭기 공통 게이트 FET의 게이트 바이어스 전압을 조정하여 구현하였다. 제작된 가변이득 저잡음 증폭기는 수동소자의 변화에 민감한 정합회로구조의 선택으로 인하여 중심주파수가 5.25GHz에서 4.9GHz로 이동하였으며 12.8mW의 전력을 소비할 때 잡음지수는 2.4dB, 가변이득 범위는 17dB이상, IIP3는 -4.8dBm이었다.

본 논문에서 설계한 가변이득 저잡음 증폭기의 최대이득이 얻어지는 중심 주파수와 입출력 반사계수가 이동한 주원인은 수동소자의 변화에 민감한 정합회로구조에 기인한 것으로 판단되었다. 향후

MMIC 설계시 고려할 여러 요건중에서 특히 수동 소자의 변화를 고려한 입출력 정합회로를 사용한다 면 5GHz대역에서 선형성이 우수한 MMIC LNA의 제작이 가능할 것으로 사료된다. 또한, 본 논문은 무선랜용 시스템의 수신단 전단부의 모듈화나 MMIC화를 구현하기 위한 기초연구로 수행되었다.

감사의 글

이 논문은 과학 기술부와 KISTEP의 재정 지원으로 연구 되었습니다.

참고 문헌

- [1] U. Lott, "Low DC Power Monolithic Low Noise Amplifier for Wireless Applications at 5 GHz," Microwave and Millimeter Wave Monolithic Circuits Symposium, Digest of Papers., pp. 81~84, June 1996.
- [2] K.W. Kobayashi, A.K Oki, L.T Tran. and D.C. Streit, "Ultra Low DC Power GaAs HBT S and C band Low Noise Amplifiers for Portable Wireless Applications," Microwave Theory and Techniques, IEEE Trans. Vol. 43, pp. 3055, Dec. 1995.
- [3] M. Soquier, J. O. Plouchart, H Ainspan and J. Burghartz, "A 5.8 GHz 1 V Low Noise Amplifier in SiGe Bipolar Technology," Radio Frequency Integrated Circuits (RFIC) Symposium, 1997, IEEE 8~11 pp. 19~22, June 1997.
- [4] S.P. Voinigescu and M.C. Maliepaard, "5.8 GHz and 12.6 GHz Si Bipolar MMICs," Solid State Circuits Conference, 1997, Digest of Technical Papers 44th ISSCC, 1997 IEEE International, pp. 372~373, Feb. 1997.
- [5] R.E. Lehmann, "X band Monolithic Series Feedback LNA," IEEE Trans. Microwave Theory Tech., vol.33, pp.1560~1566, 1985.
- [6] B. Hughes et al., "12GHz Low Noise MMIC Amplifier Designed with a Noise Model that Scales with MODFET Size and Bias," IEEE Trans. Microwave Theory Tech., vol.41, no.12 1995.
- [7] F. Elling, U. Lott and W. Bachtold, "A

5.2GHz Variable Gain LNA MMIC for Adaptive Antenna Combining," IEEE MTT-S International Microwave Symposium, Anaheim, vol.2, pp. 87~89, June 1999.

- [8] K. Chang, I. Bahl, and V. Nair, RF and Microwave Circuit and Component Design for Wireless Systems, Wiley Interscience Pub. 2002.
- [9] P.K. Ikalainen, L.C. Witkowski and K.R. Varian, "Low noise, Low DC Power Linear Amplifiers," Microwave Symposium Digest, 1993, IEEE MTT-S International, 14~18, pp. 357~360, June 1993.
- [10] R. Thomas and Turlington, Behavioral Modeling of Nonlinear RF and Microwave Devices, Artech House, 2000.

박 훈(Hun Park)



준희원

2002년 : 고려대학교 정보공학과 학사

2004년 : 고려대학교 전자정보공학과 석사

<관심분야> 초고주파회로 설계 및 모델링, LTCC

윤 경식(Kyung-Sik Yoon)



정희원

1971년 : 서울대학교 공과대학 전자공학사

1977년 : Univ. Louis Pasteur de Strasbourg D.E.A

1988년 : Univ. of Utah 전자 공학 박사

1978년 ~ 1982년 : 한국해양 연구소 해양기기실 실장

1988년 9월~현재 : 고려대학교 전자 및 정보공학부 정교수

<관심분야> 초고주파소자 모델링, 초고주파회로 설계

황 인 갑(In-Gab Hwang)



정회원

1981년 : 연세대학교
전기공학과 학사
1983년 : 연세대학교
전기공학과 석사
1992년 : 아리조나주립대
전기 및 컴퓨터학과 박사
1984년 ~ 1986년 : 삼성전자

연구소 선임연구원

1993년 ~ 1995년 : 한국전자통신연구원

선임연구원

1995년 ~ 현재 : 전주대학교 공학부

전기전자전공 부교수

<관심분야> : RF 소자 및 회로설계,

Semiconductor Device Physics