

# 고밀도 광 기록 장치에서 비터비 트렐리스의 가지 메트릭을 이용한 부분 응답 적응 등화기

준회원 이 규석, 정회원 이 주현, 종신회원 이재진\*

## An Adaptive Partial Response Equalizer Using Branch Metrics of Viterbi Trellis for Optical Recording Systems

Kyusuk Lee *Associated Members*, Joohyun Lee, Jaejin Lee\* *Regular Members*

### 요약

본 논문에서는 비대칭적인 채널 특성을 갖는 고밀도 광 기록 시스템에 적용 가능한 적응 등화 부분 응답 최대 유사(partial response maximum likelihood, PRML) 검출 방법을 제안한다. 모의실험을 통해 비대칭적인 채널에서 제안한 PRML 검출 방법이 기존의 PRML 방법보다 성능이 향상되는 것을 확인하였고, Verilog HDL을 이용하여 구현 및 검증하였다. 본 논문에서 제안한 적응 등화기는 LMS(Least Mean Square error) 알고리즘을 이용한 탭 계수 갱신부와 FIR 필터로 구성되어 있다. FIR 필터는 속도 향상을 위해 일반적으로 이용되는 DF(Direct Form) 방식이 아닌 TDF(Transposed Direct Form) 방식을 이용하여 구현하였다. 또한, 검출기는 레지스터 변환(register exchange, RE) 방식을 이용한 비터비 검출 방법으로 구현하였다.

Key Words : PRML, equalizer, optical recording system, asymmetric channel, VerilogHDL

### ABSTRACT

In this paper, we propose an improved partial response maximum likelihood (PRML) detection scheme that has an adaptive equalizer and can be applied in the asymmetric optical recording system with high-density. We confirmed that the proposed PRML detector improves detection performance. In addition, we implemented the detector by Verilog HDL. The adaptive equalizer is composed of tap coefficient updating unit using LMS algorithm and FIR filter. FIR filter is implemented by the transposed direct form architecture for high speed operation. Viterbi detector is implemented by the register exchange method.

### I. 서론

부분 응답 최대 유사(partial response maximum likelihood, PRML) 검출 방법은 고밀도의 자기 기록 시스템에서 검출 성능 향상을 위해 사용되고 있다<sup>[1]</sup>. 광 기록 시스템의 고밀도화로 인해 기존의 광 기록 시스템에서 사용되었던 최고치 검출(peak detection) 방법으로는 검출 성능 향상에 한계가 발생

하게 되었다. 따라서, 높은 기록 밀도로 인해 발생되는 인접 심벌간 간섭(intersymbol interference, ISI) 현상을 감소시키고 검출 성능을 향상시키기 위해서 PRML 검출 방법이 제안되었다. 그러나, 고밀도 광 기록 시스템에서 발생되는 비대칭적인 채널 특성으로 인해 기존의 PRML 검출 방법으로는 검출 성능 향상에 많은 제한이 발생하게 된다. 이러한 문제점을 해결하기 위해서 기존의 PRML 검출 방

\* 송실대학교 정보통신전자공학부 (zlee2@hanmail.net)

논문번호 : KICS2005-02-083, 접수일자 : 2005년 2월 23일

※ 본 연구는 송실대학교 교내 연구비 지원으로 이루어졌음.

법을 변형시킨 다양한 형태의 검출 방법이 제안되어왔다. 그 중 대표적인 방법이 비터비 검출기에서 계산에 이용되는 가지 메트릭(branch metric, BM)의 기준 값(reference level value) 생신을 통한 적응 PRML 검출 방법을 이용하는 것이다<sup>[2]</sup>. 여기서, 기준 값 생신 방법은 다음과 같다. PR 등화기 출력은 비터비 트렐리스에서 BM 계산을 위해 사용됨과 동시에 해당 데이터에 대한 검출이 수행될 때까지 메모리에 기억시킨다. 이때, 비터비 검출 과정에서 결정된 이진 데이터 출력을 PR 타겟 과정에서 사용된 메모리만큼 배열하여 메모리에 기억시켰던 등화기 출력을 특정 시퀀스에 해당되는 BM의 기준 값을 변경하기 위해 사용한다. 이와 같은 시스템은 고밀도 광 디스크 채널에 의해 발생되는 비대칭성에 쉽게 적용될 수 있는 형태의 검출 기술 중 하나이다. 그러나, BM의 기준 값을 생신시키기 위해 이에 대응하는 검출 데이터 시퀀스에 해당되는 등화기 출력 값의 평균을 이용하기 때문에 보다 신뢰성 있는 데이터 검출을 위해서는 많은 양의 등화기 출력을 고려해야 하는 부담을 가지고 있다. 따라서, 본 논문에서는 비대칭적인 채널 특성에 적용 가능한 개선된 형태의 적응 등화 방법을 이용한 PRML 검출 방법을 제안한다.

기존의 PRML 검출 방법의 등화기에서는 고정된 계수 값을 이용하여 채널에서 입력된 재생 신호를 목표(target) 값으로 등화하는 방법을 이용하였다. 하지만, 이렇게 고정된 계수 값은 채널의 비대칭적인 왜곡이 없는 상태에서 결정된 값들이기 때문에 채널 응답 특성이 왜곡되었을 때 등화기 출력 값들은 목표 값을 벗어나게 되고 검출 성능을 저하시킨다. 따라서, 본 논문에서는 비터비 검출기에서 BM의 기준 값을 이용하여 등화기 계수 값을 생신시키는 방법을 이용하여 비대칭 채널에 적응 가능한 PRML 검출 방법을 개발하였다. 등화기 계수 값 생신 방법은 LMS(Least Mean Square error) 알고리즘을 이용하였다. 모의실험을 통해 기존의 고정된 등화기 계수 값을 갖는 PRML 검출 방법보다 우수한 성능을 나타냄을 확인하였고, Verilog HDL을 이용하여 고밀도 기록 시스템에 적용 가능하도록 구현하였다. 회로 합성은 Altera사의 Quartus II를 이용하여 수행하였다.

## II. 적응 등화 방법을 이용한 PRML 검출 방법

### 2.1 적응 등화 방법

고밀도 광 기록 시스템에 적용 가능한 적응 등화




그림 1. 확장된 형태의 적응 PRML 검출 구조에 대한 블록도

방법을 이용한 부분 응답 최대 유사 검출 방법에 대한 구조를 그림 1에 나타내었다<sup>[3]</sup>. 이것은 기존의 적응등화 방법을 확장시킨 형태의 PRML 검출 기술로서, 먼저 광 기록 채널에서 재생된 데이터( $r_k$ )에 대해 부분 응답 등화기를 이용하여 등화 과정을 수행한다. 등화기 출력 값( $y_k$ )은 비터비 검출기로 입력되어 BM을 계산하는 과정을 수행함과 동시에 확장된 형태의 적응 등화 과정을 수행하기 위해 메모리에 기억되도록 한다. 이때, 메모리는 해당 등화기 출력 값에 의해 적응 등화 과정이 처음 수행되기까지 입력되는 비트 수( $d_a$ )만큼 필요하다.

비터비 검출기가 데이터 검출을 위해 필요한 디코딩 깊이(decoding depth)를  $d$ 라고 할 때, 이보다 작은 값  $d_a$ 인 순간에 적응 등화를 위한 최소의 경로 메트릭(path metric, PM)을 구하고, 이를 통해  $y_{k-d_a}$ 에 대응하는 가장 유사한 기준 가지 값(reference branch value)  $t_{k-d_a}(PM_{min})$ 를 결정한다. 메모리에 기억되어 있는 등화기 출력 값( $y_{k-d_a}$ )과 비터비 검출기에서 결정한 기준 가지 값( $t_{k-d_a}(PM_{min})$ )을 가감 연산을 통해 얻어진 에러 값( $e_{k-d_a}$ )은 적응 등화기 계수 값을 생신하기 위해 사용된다. 이러한 등화기 생신 과정은 비트 단위로 반복적으로 이루어진다.

### 2.2 PRML 검출 구조

그림 2에서는(1, 7) 런-길이 제한을 갖는(run-length limited, RLL) 부호화 과정을 거쳐서 광 기록 채널에 기록된 데이터를 2차 부분응답 다항식을 갖는 PR(121)ML을 통해 검출되는 예를 나타내었다. 이때, 등화 과정을 위해 필요한 등화기 텁의 수가 7개이고, 채널에서 입력되는 데이터  $r_k$ 가 텁의 가운데에 입력되는 순간 등화기에서  $y_k$ 를 출력한다고 가정하였다. 또한, 등화기 텁 계수 생신을 위한 비터비 트렐리스의 디코딩 깊이  $d_a$ 를 4라고 하였다. PR(121)ML의 경우, 비터비 트렐리스의 상태 수는 4개이고, (1, 7) RLL 인코딩으로 인해 비터비




그림 2. (1, 7)RLL 부호화 과정을 거친 채널 출력에 대한 확장된 적용 PRML 검출 구조

트렐리스에서 가지의 수는 2개가 제거되어 총 6개만 존재한다. 등화기에서  $y_k$ 가 출력되어 비터비 트렐리스로 입력된 경우, BM 및 PM을 계산하여 최소의 PM 값을 판단함과 동시에  $y_{k-4}$ 에 대응되는 기준 가지 값  $t_{k-4}$  ( $PM_{min}$ )를 결정한다. 이와 같이 등화기 출력과 비터비 검출기에 의해 결정된 기준 가지 값과의 차이에 의한 에러 값  $e_{k-4}$ 는 다음과 같다.

$$e_{k-4} = y_{k-4} - t_{k-4} (PM_{min}) \quad (1)$$

이러한 에러 값은 최소 제곱 에러(minimum square error, MSE) 기준을 토대로 LMS 알고리즘을 이용하여 등화기 텁 계수를 갱신한다. 이때, 비터비 검출기에서 적용 등화를 위한 디코딩 깊이가 존재함으로 인해 등화기 계수 갱신은 다음과 같이 수행해야 한다.

$$c_i = c_i + \Delta e_{k-4} r_{k-4-i} \quad (i = -3, -2, \dots, +2, +3) \quad (2)$$

### III. 제안한 PRML 검출기의 구현 방법

그림 3은 본 논문에서 제안한 PRML 검출기의 전체 블록도로 등화기 부분은 FIR 필터와 CU(Coefficient Update) 모듈로 구성되어 있고, 비터비 디코더 부분은 BM(Branch Metric) 모듈, ACS (Add-Compare-Select) 모듈, PSP(Pick Smallest Path Metric) 모듈, RE(Register Exchange) 모듈로 구성된다.

FIR 필터는 채널로부터 입력된 데이터에 대해 각각의 메모리에 저장된 필터 계수 값을 곱함으로써 잡음과 ISI를 감소시키는 역할을 한다. 또한, CU에서는 제안한 적용 등화 방법에 따라 매 비트마다 FIR 필터의 계수 값을 갱신한다. BM은 등화기의 출력을 입력으로 받아, 그 입력 값과 기준 값과의 오차인 BM을 계산하는 블록이다. ACS는 BM값과




그림 3. 계수 갱신부를 갖는 등화기와 비터비 검출기의 전체 구조

누적된 PM 값의 합을 계산하여 그 값이 작은 PM 값을 선택하고 PSP 블록으로 보낸다. 또한 트렐리스의 각 상태에 연결된 두 개의 가지 중 선택된 경로에 대한 정보를 각각 0 또는 1로 표현하여 RE 블록에서 레지스터 교환을 하기 위한 정보로 이용된다. PSP 블록은 ASC로부터 전달받은 PM값들 중에서 가장 작은 값을 찾아 그 상태에 대한 정보를 RE 블록으로 보낸다. RE 블록은 생존 경로(survival path)에 대한 정보를 순서대로 받아, 역추적 깊이만큼 저장하면서 레지스터 변환 알고리즘을 이용하여 비터비 검출기의 최종 출력을 결정한다.

본 논문에서는 위와 같은 구조를 갖는 PRML에 대해서 11텝을 갖는 등화기와 PR(1221)의 목표 다항식에 대응하는 연판정(soft-decision) 비터비 디코더를 설계하였다.

#### 3.1 적응 등화기 구현

##### 3.1.1 FIR 필터

일반적인 DF(Direct Form) FIR 필터는 5텝을 갖는 경우 다음과 같은 형태로 이루어져 있다.

$$y_k = x_0 \cdot c_0 + x_1 \cdot c_1 + x_2 \cdot c_2 + x_3 \cdot c_3 + x_4 \cdot c_4 \quad (3)$$

여기서, 최대 지연 경로(critical path)는 곱셈기 1개와 덧셈기 4개를 거치는 경로가 되고, 이 경우 클럭 속도를 저하시키는 주요 원인이 된다. 본 논문에서는 11텝의 FIR 필터를 구현하였기 때문에 그에 따른 최대 지연 경로는 더욱 기증될 수 있다. 따라서, 클럭 속도 저하를 막기 위해서 그림 4와 같이 TDF(Transposed Direct Form) FIR 필터를 이용하였다<sup>[4]</sup>. 이 필터의 최대 지연 경로는 곱셈기 1개와 덧셈기 1개를 거치는 경우에 발생하기 때문에 클럭 속도 저하를 막을 수 있다. 또한, 입력데이터  $x_k$ 는 6비트이고, 필터의 계수  $c_k$ 는 13비트로 설정하였다. 곱셈 과정에서의 오버플로우(overflow)를 방지하기 위해서 곱셈 결과 값은 19비트로 설정하였고, 모두 더해진 후 등화기 출력 값  $y_k$ 는 비터비 디코더에서의 계산량을 줄이기 위해서 상위 10비트만 출력하였다.




그림 4. 적용 등화기의 전체 구조

## 3.1.2 계수 갱신부(CU) 모듈

그림 4의 CU 모듈은 FIR 필터의 계수 값을 갱신하는 부분이고, 크게 계수 값 갱신을 위한 기준 값 결정 블록과 계수 갱신 블록으로 나눌 수 있다. 계수 값 갱신을 위해 LMS 알고리즘을 이용하였다. 기준 값과 등화기 출력 값에 대한 오차 값을 구하기 위해서 비터비 디코더의 디코딩 과정에서 Decision Reference Value 블록의 메모리에 저장된 기준 값을 이용하였다. 기준 값을 메모리에 저장하는 방법은 다음과 같다. 예를 들어 PR(1221)에서 발생되는 기준 값은 -6, -4, -2, 0, 2, 4, 6 이렇게 7가지가 된다. 그러나, 이 수치에 대해 하드웨어 구현 시 양자화 된 기준 값은 많은 비트 수를 필요로하게 된다. 따라서, 각각의 기준 값을 그대로 메모리에 저장한다면 메모리 활용에 있어서 효율적이지 못하기 때문에 다음과 같이 각 기준 값에 대해 3비트의 일련번호를 설정하여 저장하였다.

-6	→	0
-4	→	1
-2	→	2
0	→	3
2	→	4
4	→	5
6	→	6




그림 5. 메모리에 기준 값 저장 과정




그림 6. 레지스터 교환 방식을 이용한 기준 값 저장 방법

그림 5에서는 PR(121)의 경우 레지스터 교환 방식에 따라 기준 값이 메모리에 저장되는 과정을 나타낸다. 각각의 기준 값에 대해  $-4 \rightarrow 0$ ,  $-2 \rightarrow 1$ ,  $0 \rightarrow 2$ ,  $2 \rightarrow 3$ ,  $3 \rightarrow 4$ 로 설정하였다. 이렇게 저장된 기준 값은 비터비 디코더에서 결정된 최소 값을 갖는 상태 정보에 따라 최종 결정된다. TDF FIR 필터의 특성상 각각 다른 타이밍에 대해 계수 값만을 갱신하기 때문에 오차 값을 저장하여 매순간 다음 메모리로 이동시킨다. 이 방식에 대해 그림 6과 같이 플립플롭과 MUX(multiplexer)를 이용하여 레지스터 교환 방식을 구현하였다.

또한, 계수 값을 갱신하기 위해서는 이전의 계수 값에 오차 값과 채널 출력 값을 곱하고 수렴 속도를 나타내는 상수 값  $\Delta$ 를 곱한 값을 더해 주어야 한다. 그러나, 본 논문에서는 오차 값 12비트 중에서 하위 7비트와 채널 출력 단의 하위 2비트를 절삭하여 곱해줌으로써  $\Delta$ 값을 곱하는 것과 같은 효과를 보는 것과 동시에 곱해지는 비트수를 줄여줌으로써 곱셈기의 부하를 줄일 수 있었다.

## IV. 모의 실험 및 합성 결과

## 4.1 채널 모델 및 모의 실험 결과

기준의 PRML 검출 성능과 본 논문에서 제안한 확장된 형태의 적용 PRML 검출 성능을 평가하였다. 광 기록 채널 모델의 임펄스 응답은 참고문헌 [5]을 참조하였고, 기록 밀도는 27GByte이다. 또한, 현재 광 기록 장치에서 가장 문제 되고 있는 디스크 기울임(tangential tilt) 현상으로 인해 발생되는 비대칭적인 채널에서의 성능을 분석하기 위해서, 기울임 각도가  $-0.6^\circ$ ,  $-0.4^\circ$ ,  $-0.2^\circ$ ,  $0.0^\circ$ ,  $+0.2^\circ$ ,  $+0.4^\circ$ ,  $+0.6^\circ$ 에 대해 모의실험을 수행하였다. 그 결과, 그림 7과 같이 각각의 디스크 기울임 각도에 따른 심





그림 7. 고밀도 광 기록 채널에서의 SER 성능 비교 그래프


별 오류율(symbol error rate, SER)을 나타내었다. 제일 상단의 성능 그래프는 기존의 고정된 등화 계수 값을 갖는 PRML에 대한 것이고, 중간의 그래프는 BM의 기준값을 갱신하는 적응 PRML 방법을 적용했을 때의 성능 그래프이다. 마지막으로 하단의 성능 그래프는 본 논문에서 제안한 확장된 형태의 적응 등화 PRML 방법에 대한 검출 성능을 나타내고 있다. 각각의 검출 방법은 디스크의 기울임 각도가 증가함에 따라 성능이 저하되는 것을 확인할 수 있는데, 제안된 PRML 검출 방법이 기존의 검출 방법에 비해 성능 저하 정도가 완만한 것을 알 수 있다. 디스크의 기울임 각도가  $-0.6^{\circ}$ 가  $+0.6^{\circ}$ 일 때 일 반적인 PRML 검출 방법은  $10^{-2}$ 의 SER을 나타내고 있고, 제안된 적응 등화 PRML 검출 방법은  $10^{-3}$ 과  $10^{-4}$ 의 SER을 나타내었다. 이는 기존의 가지 메트릭의 기준 값을 갱신하는 방법의  $5 \times 10^{-3}$ 에 비해 최소 5배 이상 SER이 감소된 것이다. 따라서, 본 논문에서 제안한 확장된 형태의 적응 등화 방법이 기존의 다른 PRML 검출 방법에 비해 디스크 기울임으로 인한 비선형 잡음 현상에 대해 뛰어난 검출 성능을 나타내고 있음을 알 수 있다.

#### 4.2 회로 합성 결과

본 논문에서는 Model Technology사의 Model Sim을 이용하여 제안한 PRML 검출기에 대해 Verilog HDL로 구현하였다. 그림 8의 (a)와 (b)에서는 각각 적응 등화기와 비터비 디코더의 시뮬레이션 결과 과정을 나타내고 있다. 또한, 회로 합성을 위해서 Altera사의 Quartus II를 이용하였다. 타겟 디바이스는 최대 속도 840Mbps이고 총 18,460개의 논리 셀(logic cell)과 20,546개의 레지스터를 사용할 수 있는 Stratix EP1S20F484C5를 사용하였



(a) 적응 등화기의 시뮬레이션 출력 과정



(b) 비터비 디코더의 시뮬레이션 출력 과정

그림 8. 시뮬레이션 출력 과정 그래프

다. 합성 결과 전체 사용된 로직 셀은 2,246/18,460 (12%)이고 레지스터는 989/20,546(4%)이다. 그리고, 클럭 속도는 94.65MHz로써 현재 차세대 고밀도 광 기록 시스템으로 주목받고 있는 청색 레이저를 이용한 블루 레이 디스크(Blu-ray Disc)에서의 1배속 속도인 66MHz를 만족하는 속도이다. 따라서, 고밀도 광 기록 시스템에 적용 가능함을 확인 할 수 있었다.

## V. 결 론

본 논문에서는 고밀도 광 기록 시스템의 비대칭 채널에 적용 가능한 적응 등화기를 갖는 확장된 PRML 검출 방법에 대해 제안하고 Verilog HDL을 통해 구현하였다. 이렇게 제안된 PRML 검출 방법은 매 비트마다 등화기의 계수 값을 갱신하면서 채널 특성에 맞는 등화기 계수 값을 찾아내게 된다.

따라서, 비선형 채널에서의 모의실험 결과 기존의 PRML 검출 방법보다 제안한 PRML 검출 방법이 디스크의 기울임 각도가  $-0.6^{\circ}$ 와  $+0.6^{\circ}$ 에서 최소 5배 이상 SER이 감소하는 것을 확인 할 수 있었다. 또한, Verilog HDL을 통해 구현하고 Quartus II를 이용해 회로 합성한 결과 94.65MHz의 속도를 나타내면서 차세대 고밀도 광 기록 시스템에 적용 가능함을 확인 및 검증할 수 있었다.

## 참 고 문 헌

- [1] Paul H. Siegel and Jack K. Wolf, "Modula-

- tion and coding for information storage," *IEEE Communication Magazine*, pp. 68-86, Sept. 1991.
- [2] N. Ide, "Adaptive partial-response maximum-likelihood detection in optical recording media," *Jpn. J. Appl. Phys.*, vol. 41, pp. 1789-1790, 2002.
- [3] Joohyun Lee and Jaejin Lee, "Adaptive Equalization Using the Expanded Maximum Likelihood Detector Output for Optical Recording Systems," *Jpn. J. Appl. Phys.*, vol. 44, no. 5B, pp. 3499-3502 ,2005.
- [4] Khurram Muhammad, Robert B. Staszewski and Poras T. Balsara, "Speed, power, area, and latency tradeoffs in adaptive FIR filtering for PRML read channels," *IEEE Trans. On VLSI Systems*, vol. 9, no.1, pp. 42-51, Feb. 2001.
- [5] E. J. Ryu, J. W. Lee, J. Lee, E. S. Cho, M. Konakov, J. S. Shim and H. S. Park, "Signal quality measurement using channel identification method for high-density optical channel," *IEEE Trans. Magn.*, vol. 41, no. 2, pp. 977-979, Feb. 2005.

이 규 석 (Kyusuk Lee)



준회원

2004년 2월 동국대학교 전자공  
학과 학사  
2004년 3월 동국대학교 전자공  
학과 석사  
<관심분야> 채널코딩, 검출 시스  
템, VLSI 설계

이 주 현 (Joohyun Lee)



정회원

2000년 2월 동국대학교 전자공  
학과 학사

2002년 2월 동국대학교 전자공  
학과 석사

2005년 8월 동국대학교 전자공  
학과 박사

<관심분야> 채널코딩, 검출 시스  
템, 수직 자기 시스템

이 재 진 (Jaejin Lee)



종신회원

1983년 2월 연세대학교 전자공  
학과 학사

1984년 12월 U. of Michigan,  
Dept. of EECS 석사

1994년 12월 Georgia Tech.  
Sch. of ECE 박사

1995년 1월~1995년 12월 Georgia  
Tech. 연구원

1996년 1월~1997년 2월 현대전자 정보통신 연구소  
책임 연구원

1997년 3월~2005년 8월 동국대학교 전자공학과 부  
교수

2005년 9월~현재 송실대학교 정보통신전자공학부 부  
교수

<관심분야> 통신이론, 채널코딩, 기록저장 시스템