

論文

조합논리회로의 기호적 신뢰도 계정

正會員 吳 英 煥*

Symbolic Reliability Evaluation of Combinational Logic Circuit

Young Hwan OH*, Regular Member

要 約 본 논문에서는 조합논리회로의 기호적 신뢰도 계정식을 구하는 한 방법을 제시하였다. 한 회로의 모든 입력이 (0, 1) 값을 갖는 확률변수로 나타내어지고 출력이 부울 적의합(sum of product)식으로 표시되어 지면 출력확률의 계정은 sharp 산법이라고 명명되는 부울 대수 산법에 의하여 기호적으로 계정된다.

ABSTRACT A method for finding the symbolic reliability expression of a combinational logic circuit is presented. The evaluation of the probabilities of the outputs can be symbolically evaluated by the Boolean operation named sharp operation, provided that every input of such a circuit can be treated as random variables with values set (0, 1) and the output of a circuit can be represented by a Boolean sum of product expression.

1. 서 론

조합논리회로를 해석하는데 있어서 입력신호가 확률변수로 주어질 경우에 그 회로의 출력확률, 다시 말해서 신뢰도를 정확하게 또 계통적으로 계정하는 문제가 대두되는 일이 많다. 즉 가장 최소화된 출력 확률식을 계정하는 문제가 그 기본을 이룬다. 여기서 조합논리회로는 확률값 즉 무게(weight)가 주어진 입력신호와 무게가 주어지지 않은 논리 게이트(logic gate)들로 구성된다.

일반적으로 조합논리회로의 출력확률은 부울 대수의 적의합(sum of product) 또는 합의적(product of sum)으로 표시되지만 중복되는 사상(event)이 출력식에 존재하기 때문에 그 회로의 신뢰도가 되지 못한다^{(1)~(3)}. 이처럼 논리회로의 출력 확률식이 중복되는 사상이 없고 가장 최소

화된 출력 확률식을 계정하기 위하여 다음과 같은 방법들이 제안되었다.

I-ngo chen⁽¹⁾는 조건부 확률을 이용하여 최소화된 출력 확률식을 구하는 방법을 제안하였으며 R. G. Bennetts⁽²⁾는 간단한 논리회로에 대해서 Karnaugh도를 이용하는 방법을 제안하였다. Kenneth P. Parker와 Edward J. McClusky⁽³⁾는 논리회로의 출력 확률식을 기본적(fundamental product)으로 변형시켜 중복되는 사상을 찾을 수 있는 알고리즘을 제안하였다.

그러므로 본 논문에서는 이상의 제방법과는 다른 적의합으로 표시된 조합논리회로의 출력확률을 sharp 연산법을 이용하여 중복되는 사상이 없는 최소화된 출력 확률식을 계정하는 방법을 제시하고자 한다.

2. 조합논리회로의 출력확률

조합논리회로의 논리신호의 확률이라 함은 P_x , $\{X=1\}=x$, $P_x\{X=0\}=1-x=x'$ 으로 표시되는 경우를 말한다⁽³⁾. 여기서 대문자 X의 표시는 부울 변수의 값 0, 1과 같은 2치를 취하는 신호를 나타내며 소문자 x는 그 신호에 대한 확률 즉 무게

* 光云工科大学應用電子工學科
Dept. of Applied Electronic Engineering, Kwangwoon University, Seoul, 132 Korea
論文番號82-04 (接受 1981. 11. 6)

를 표시한다. 또한 각 신호의 무게 사이에는 상관관계가 없고 신호의 무게를 계산도중 일정하다고 본다.

다음에 예를 들어 조합논리회로의 출력확률을 계산하여 본다.

그림 1과 같은 논리회로의 출력식을

$$Z = X_1 \cdot X_3 + X_3 \cdot X_4 \quad (1)$$

이며 Karnaugh도로 표시하면 그림 2와 같다. 또한 그림 2에 대한 출력확률은 확률공식을 이용하면 다음과 같이 표시된다.

$$\begin{aligned} P_r(Z) &= P_r(X_1 \cdot X_3 + X_3 \cdot X_4) \\ &= P_r(X_1(P_r(X_3) + P_r(X_3)P_r(X_4))) \\ &= P_r(X_1(P_r(X_3) + P_r(X_3)P_r(X_4) + P_r(X_1)P_r(\bar{X}_2)(P_r(X_3)P_r(X_4) + P_r(X_1)P_r(\bar{X}_2)(P_r(X_3)P_r(\bar{X}_4) \\ &\quad + P_r(X_3)P_r(\bar{X}_4) + P_r(X_1)P_r(\bar{X}_2)(P_r(X_3)P_r(\bar{X}_4) \\ &\quad + P_r(\bar{X}_1)(P_r(\bar{X}_2)(P_r(X_3)P_r(X_4) + P_r(\bar{X}_1)(P_r(X_2)P_r(X_3)P_r(X_4) + P_r(\bar{X}_1)(P_r(X_2)P_r(\bar{X}_3)P_r(X_4) \\ &\quad + P_r(\bar{X}_1)(P_r(X_2)P_r(\bar{X}_3)P_r(\bar{X}_4) + P_r(\bar{X}_1)(P_r(X_2)P_r(\bar{X}_3)P_r(\bar{X}_4) \\ &= P_r(E_3) + P_r(E_4) + P_r(E_5) + P_r(E_6) + P_r(E_3) + P_r(E_2) + P_r(E_3) + P_r(E_4) \quad (2) \end{aligned}$$




그림 1 논리회로
Logic circuit.




그림 2 $Z = X_1 X_3 + X_3 X_4$ 에 대한 Karnaugh도
Karnaugh map for $Z = X_1 X_3 + X_3 X_4$.

이 된다. 식(2)에는 사상 E_3, E_4 에 대한 확률 즉 $P_r(E_3), P_r(E_4)$ 가 중복되어 있음을 알 수 있다. 따라서 식(2)는 그림 1의 논리회로의 출력확률이 되지 못한다. 따라서 중복된 사상에 대한 확률을 제거하면 다음과 같이 표시된다.

$$\begin{aligned} P_r(Z) &= P_r(X_1(P_r(X_3) + P_r(X_3)P_r(X_4) - P_r(X_1)P_r(\bar{X}_2)(P_r(X_3)P_r(X_4) - P_r(X_1)P_r(\bar{X}_2)(P_r(X_3)P_r(\bar{X}_4) \\ &\quad + P_r(X_3)P_r(\bar{X}_4) + P_r(X_1)P_r(\bar{X}_2)(P_r(X_3)P_r(\bar{X}_4) \\ &= x_1 x_3 + x_3 x_4 - x_1 x_2 x_3 x_4 - x_1 \bar{x}_2 x_3 x_4 \quad (3) \end{aligned}$$

같은 방법으로 그림 3과 같이 각 사상이 배타적인 경우에 대하여 출력확률을 구하여 보면 다음과 같다.

$$\begin{aligned} P_r(Z) &= P_r(X_1 X_3 + P_r(\bar{X}_1 X_3 X_4) = P_r(X_1(P_r(X_3) + P_r(\bar{X}_1)(P_r(X_3)P_r(X_4) \\ &\quad + P_r(\bar{X}_1)(P_r(X_3)P_r(X_4) \\ &= x_1 x_3 + \bar{x}_1 x_3 x_4 \quad (4) \end{aligned}$$

식(3)과 식(4)을 비교하여 보면 그림 1의 논리회로에 대해서 동일한 출력확률을 얻지만 식(4)가 가장 단순화된 출력식이다.

이같은 출력확률의 계산을 편리하고 분산도를 계산할 수 있도록 계산을 잘라내기 위해 필요한 sharp 방법을 생각해 보았다.

[정의]

두 사상 $P = p_1 p_2 \dots p_n$ 및 $Q = q_1 q_2 \dots q_n$ 사이에 다음 공약이 성립하면, P 와 Q 는 sharp 방법 ($P \# Q$)으로 연결된다고 한다. sharp 방법에서는 일반적으로 공약이 성립하지 않는다.




그림 3 $Z = X_1 X_3 + \bar{X}_1 X_3 X_4$ 에 대한 Karnaugh도
Karnaugh map for $Z = X_1 X_3 + \bar{X}_1 X_3 X_4$.

$P \# Q = \begin{cases} P : \text{어떤 } i \text{에 대해서 } p_i \# q_i = y \text{일 때} \\ \phi : \text{모든 } i \text{에 대해서 } p_i \# q_i = z \text{일 때} \\ +_i(p_1 p_2 \dots p_{i-1} \alpha_i p_{i+1} \dots p_n) : \text{여기서 } p_i \\ \# q_i = \alpha_i = 0 \text{ 또는 } 1 \text{이며 } +_i \text{는 이와 같} \\ \text{은 모든 } i \text{에 대해서 그 논리화를 취함} \\ \text{을 뜻한다.} \end{cases}$

단, 여기서 $y, z, 1$ 및 0 은 P 와 Q 의 동일변수 사이에 다음 표의 관계가 있을 때를 뜻한다.

$p_i \backslash q_i$	0	1	-
0	z	y	z
1	y	z	z
-	1	0	z

예를 들면 $(\bar{x}_2 x_3) \# (x_2) = (-01) \# (-1-) = (-01) = \bar{x}_2 x_3$, $(\bar{x}_2 x_3) \# (x_1 \bar{x}_2) = (-01) \# (10-) = (001) = \bar{x}_1 \bar{x}_2 x_3$, $(\bar{x}_1) \# (x_2 x_3) = (0--) \# (-11) = (00-, 0-0-) = \bar{x}_1 \bar{x}_2 + \bar{x}_1 \bar{x}_3$ 이다. 일반적으로 교환성이 성립하지 않는다는 것은 $P \# Q \neq Q \# P$ 를 말하며 그 예로서 $(\bar{x}_2 x_3) \# (x_1 \bar{x}_2) = \bar{x}_1 \bar{x}_2 x_3$ 이고 $(x_1 \bar{x}_2) \# (\bar{x}_2 x_3) = x_1 \bar{x}_2 \bar{x}_3$ 이다.

3. 조합논리회로의 신뢰도 계정에 대한 알고리즘

앞에서 정의된 부울 대수에 의한 sharp 산법을 적용하면 일반적인 조합논리회로의 최소화된 출력 확률식 즉 신뢰도 계정식을 구할 수 있는데 그림 4의 논리회로를 예를 들어 계정식을 구하여 본다. 이 회로의 출력식은 다음과 같다.

$$Z = X_1 \bar{X}_3 + X_1 \bar{X}_4 + \bar{X}_1 X_4 + \bar{X}_3 X_5 \quad (5)$$

우선 식(5)의 (2)항에 (1)항을 sharp연산을 하면 (2) $\#(1) = X_1 X_3 \bar{X}_4$ 를 얻는다. 다음에 (3)항과 (1)항과




그림 4 논리회로
Logic circuit.

의 sharp연산은 할 필요가 없다. 그 이유는 동일 변수가 상모이므로 (3)항과 (1)항과는 중복되는 사항이 존재하지 않기 때문이다. 따라서 $\bar{X}_1 X_4$ 가 그대로 병기된다. 다음에 (4)항과 (1)항을 sharp연산하면 (4) $\#(1) = \bar{X}_1 \bar{X}_3 X_5$ 를 얻는다. 이상의 과정으로부터 식(5)는 일차적으로 다음과 같이 표시된다.

$$Z = X_1 \bar{X}_3 + X_1 X_3 \bar{X}_4 + \bar{X}_1 X_4 + \bar{X}_1 \bar{X}_3 X_5 \quad (6)$$

다음은 일차적으로 유도된 식(6)을 동일한 방법으로 (3)항과 (2)항, (4)항과 (2)항에 대해서 sharp연산을 하면 동일변수가 상모이므로 식(6)과 같은 동일한 식이 된다. 같은 요령으로 (4)항과 (3)항에 대해서 sharp연산을 하면 즉 (4) $\#(3) = \bar{X}_1 \bar{X}_3 \bar{X}_4 X_5$ 를 얻는다. 따라서 출력식은 다음과 같이 표시된다.

$$Z = X_1 \bar{X}_3 + X_1 X_3 \bar{X}_4 + \bar{X}_1 X_4 + \bar{X}_1 \bar{X}_3 \bar{X}_4 X_5 \quad (7)$$

또한 출력확률 $P_z | Z$ 는 다음과 같다.

$$P_z | Z = P_z | X_1 | P_z | \bar{X}_3 | + P_z | X_1 | P_z | X_3 | P_z | \bar{X}_4 | + P_z | \bar{X}_1 | P_z | \bar{X}_3 | P_z | \bar{X}_4 | P_z | X_5 | + P_z | \bar{X}_1 | P_z | X_4 | = x_1 \bar{x}_3 + x_1 x_3 \bar{x}_4 + \bar{x}_1 x_4 + \bar{x}_1 \bar{x}_3 \bar{x}_4 x_5 \quad (8)$$

이상에서 설명한 sharp연산을 바탕으로 조합논리회로의 최소화된 출력 확률식을 계정하는 절차를 요약하면 다음과 같은 알고리즘이 성립한다.

- (1) 주어진 조합논리회로에 있어서 최소화된 출력확률식을 구한다.
- (2) 변수가 적은 항부터 순서대로 나열하여 출력확률식을 재조성한다.
- (3) 재조정된 출력식의 각 항간에 순차적으로 반복하여 sharp산법을 적용한다.
- (4) 위의 sharp산법의 결과의 출력식에 부계를 취하여 최소화된 출력확률 계정식을 구한다.

4. 결 론

본 논문에서는 조합논리회로의 신뢰도 즉 출력 확률식을 계정하는데 있어서 부울 대수에 의한 sharp산법을 적용시켜 기호적으로 또 기계적으로 처리하는 방법을 제시하였다. 이와 같은 조합논리회로의 신뢰도 계정에 관해서는 여러 논문이 발표되고 있다. 그러나 본 논문의 방법은 다른 연구자들의 방법과 전혀 다르며 R. G. Bennetts⁽²⁾

의 방법과 비교할 때 같은 결론에 도달하였지만 이 방법보다 기계적으로 처리되는 잇점이 있다. 다만 입력변수가 많아지는 경우에 본 논문의 알고리즘 절차에 따라 컴퓨터 프로그래밍으로 간단히 신뢰도 계정식을 구할 수 있는지의 여부에 대해서는 앞으로의 검토가 필요할 것으로 생각된다.

参 考 文 献

(1) I-NGO CHEN, "Analysis and reliability for probabilistic switching circuit", IEEE Trans. Reliability, vol. R-21, pp. 36-38, June 1971.
 (2) R.G. Bennetts, "On the analysis of fault trees", IEEE Trans. Reliability, vol. R-24, pp.175-185, June 1975.

(3) Kenneth P. Parker and Edward J. McClusky, "Probabilistic treatment of general combinational networks", IEEE Trans. Computer, vol. R-24, pp. 668-670, June 1975.
 (4) DAVID C. RING, Computer science and multiple valued logic theory and applications, north holland publishing, 1977. pp.189-219.
 (5) K.K. Aggarwal, "Reliability of probabilistic logic circuit with random inputs", Microelectronics and Reliability, vol. 15, pp.627-628, 1976.
 (6) P. Desmarais, M. Krieger, "Reliability analysis of logic circuit", Microelectronics and Reliability, vol.16, pp.29-33, 1977.
 (7) R.B Hurley, "Probability map", IEEE Trans. Reliability, vol. R-12, pp. 39-44, 1963.
 (8) P.M. Lin, B.J. Leon, T.C. Huang, "A new algorithm for symbolic system reliability analysis", IEEE Trans. Reliability, vol. R-25, pp.2-14, April 1976.



吳 英 煥 (Young Hwan OH) 正會員
 1947年12月28日生
 1975年2月：仁荷大學校工科學電子工學科卒業
 1977年2月：仁荷大學校大學院電子工學科卒業(工學碩士)
 1980年2月：仁荷大學校大學院電子工學科博士課程終了
 1980年3月～現在：光云工科學應用電子工學科 專任講師