

주파수 전압 변환을 이용한 듀얼 모드 벡 변환기 모드 제어 설계

이 태 현*, 김 종 구*, 소 진 우**, 윤 광 섭^o

Mode Control Design of Dual Buck Converter Using Variable Frequency to Voltage Converter

Tae-Heon Lee*, Jong-Gu Kim*, Jin-Woo So**, Kwang-Sub Yoon^o

요 약

본 논문은 넓은 부하 전류를 요구하는 휴대 기기에서 사용될 목적으로 주파수 전압 변환을 이용하여 모드 제어 가능한 듀얼 모드 벡 변환기를 설명한다. 기존의 히스테레틱 벡 변환기의 문제인 저 부하에서의 PLL 보상 및 효율 저하를 제안하는 듀얼 벡 변환기의 개선된 PFM 모드를 통해 해결한다. 또한 기존의 듀얼 모드 벡 변환기의 주요 회로인 모드 제어기에서의 부하 변화 감지의 어려움과 느린 모드 전환 속도를 제안하는 모드 제어기로 개선시킨다. 제안하는 모드 제어기는 최소 1.5 μ s의 모드 전환 시간을 가진다. 제안하는 DC-DC 벡 변환기는 0.18 μ m CMOS 공정에서 설계하였으며 칩 면적은 1.38mm \times 1.37mm이다. 기생 소자를 포함한 인덕터와 커패시터를 고려한 후 모의실험 결과는 1~500mA의 부하 전류 범위에서 입력 전압을 2.7~3.3V를 가지며 PFM 모드는 65mV 이내, 히스테리틱 모드에서는 고정된 스위칭 주파수 상태에서 16mV의 출력 리플 전압을 가지는 1.2V의 출력 전압을 생성한다. 제안하는 듀얼 모드 벡 변환기의 최대 효율은 80mA에서 95%를 나타내며 해당 전체 부하 범위에서 85% 이상의 효율을 지닌다.

Key Words : Dual Buck Converter, Frequency to Voltage, DC-DC Converter, Mode Controller, PFM Mode

ABSTRACT

This paper describes a Dual Buck Converter with mode control using variable Frequency to Voltage for portable devices requiring wide load current. The inherent problems of PLL compensation and efficiency degradation in light load current that the conventional hysteretic buck converter has faced have been resolved by using the proposed Dual buck converter which include improved PFM Mode not to require compensation. The proposed mode controller can also improve the difficulty of detecting the load change of the mode controller, which is the main circuit of the conventional dual mode buck converter, and the slow mode switching speed. the proposed mode controller has mode switching time of at least 1.5 μ s. The proposed DC-DC buck converter was

* 본 연구는 미래창조과학부 및 정보통신기술진흥센터의 대학ICT연구센터육성 지원사업의 연구결과로 수행되었음 (IITP-2017-2012-0-00641)

** 본 논문은 2015년도 정부(교육부)의 재원으로 한국연구재단의 지원을 받아 수행된 기초연구사업임. (2015R1D1A1A01058603)

* 반도체설계교육센터(IDEC)의 CAD Tool 지원에 감사드립니다.

• First Author : Inha University Department of Electronic Engineering, xogjs9503@naver.com, 학생회원

^o Corresponding Author : Inha University Department of electronic Engineering, ksyoon@inha.ac.kr, 종신회원

* Inha University Department of electronic Engineering, kjg8912@naver.com

** Inha University Department of electronic Engineering, woo92542@naver.com

논문번호 : KICS2016-12-382, Received December 13, 2016; Revised April 7, 2017; Accepted April 7, 2017

implemented by using 0.18 μ m CMOS process and die size was 1.38mm \times 1.37mm. The post simulation results with inductor and capacitor including parasitic elements showed that the proposed circuit received the input of 2.7~3.3V and generated output of 1.2V with the output ripple voltage had the PFM mode of 65mV and 16mV at the fixed switching frequency of 2MHz in hysteretic mode under load currents of 1~500mA. The maximum efficiency of the proposed dual-mode buck converter is 95% at 80mA and is more than 85% efficient under load currents of 1~500mA.

I. 서 론

휴대용 전자 기기의 빠른 성장과 함께, DC-DC 벅 변환기는 배터리를 입력으로 사용하는 휴대 기기에서 오랜 시간 동안 사용하도록 높은 효율이 요구된다. 또한 높은 전력변환 효율이 모든 작동조건에서 만족되어야 한다. 이러한 조건들을 충족시키기 위해서는 안정적인 전압과 넓은 범위의 전류를 공급 할 수 있어야 한다.

기존의 고정된 스위칭 주파수를 갖는 히스테리틱 벅 변환기는 PLL(Phase Lock Loop) 구조를 이용하여 스위칭 주파수가 고정되어 있기 때문에 CCM(Continuous Current mode) 영역의 부하 전류 범위에서 높은 효율 상태를 유지하며 인덕터의 크기를 감소하는 장점을 가졌다. 그러나 DCM(Discontinuous Current Mode) 영역에서 PLL 구조의 보상의 어려움과 히스테리틱 비교기의 고정된 윈도우 크기로 인하여 부하 전류 범위에서 높은 스위칭 주파수로 구동되며 이로 인해 스위칭 손실이 증가하여 전력 변환 효율이 감소한다.^[1] 제안하는 듀얼 모드는 고정된 스위칭 주파수를 갖는 히스테리틱 모드와 PFM(Pulse Frequency Modulation) 모드, 영 전류 감지기, 듀얼 모드 변환기 회로를 이용하여 이전에 언급한 기존의 히스테리틱 변환기의 효율에 대한 문제점을 해결하였다.

특히 모드제어기는 듀얼 모드 변환기에서 전력 변환 효율을 높게 유지하기 위한 주요 회로이며 기존의 모드 제어기의 경우 큰 부하 변화에 대한 감지가 어렵거나^[2] 및 모드 전환 시간이 길다.^[3] 제안하는 듀얼 모드 변환기에서는 이러한 문제점을 해결할 수 있는 모드 변환기를 제안하여 전력변환 효율을 극대화하였다.

2장에서는 제안하는 듀얼 모드 벅 변환기의 구조와 블록 내 회로들에 대해서 구체적으로 설명한다. 3장에서는 제안하는 변환기의 레이아웃과 시뮬레이션 결과를, 4장에서는 본 논문의 결론을 설명한다.

II. 제안하는 듀얼 모드 벅 변환기의 구조

본 논문에서 제안하는 듀얼 모드 벅 변환기의 블록 다이어그램은 그림. 1과 같다. 칩 내부와 칩 외부는 점선으로 경계선을 표시하였다. 칩 외부는 외부 인덕터 L와 출력 커패시터 C_{out} , PFM 피드백 저항 R_{up} , R_{low} , 히스테리틱 모드에서 사용되는 삼각파형을 만들기 위한 R_{saw} , C_{saw} 를 포함한다. 칩 내부의 제안하는 회로는 기존 고정된 스위칭 주파수를 갖는 히스테리틱 모드와 개선된 PFM 모드, 모드 제어기, 영전류 감지기, 불감 시간(Dead Time) 제어기, 스위치 버퍼(Gate Driver), N-채널 전력 스위치, P-채널 전력 스위치, 바이어스 전압을 생성하기 위한 밴드갭 회로, 벅 컨버터의 초기 과전류를 방지하기 위한 시동 회로(Soft start), 삼각 파형 생성기로 구성된다. PFM_EN 신호 및 HYS_EN 신호에 따라서 해당 피드백 모드로 진행하며 모드에 맞는 피드백 출력 전압으로 비교 및 출력하여 전력 스위치를 구동하게 된다. PFM 모드의 경우 피드백 전압 V_{PFB} 과 영 전류 감지기 출력 신호 ZC, 인덕터 전압 V_X , 기준 전압 V_{REF} 을 입력으로 전력 스위칭을 구동하며, 히스테리틱의 경우 출력 전압과 삼각파형이 합성된 전압 V_{HFB} 와 기준 전압을 비교를 통해 구동된다. PFM 모드는 동작 방식이 간단하며 낮은 부하에서는 낮은 스위칭 주파수를 갖기 때문에 DCM 영역에서 높은 효율을 유지할 수 있다. 모드 제어기의 경우 부하 변화에 따라 변화하는 영 전류 출력 전압 V_{ZCD} , PFM 모드의 스위칭 전압 V_{PFM} 를 이용하여 느리거나 빠른 부하 전류 변화에 관계없이 모드 제어가 가능하며, 기준이 되는 느린 클럭 사용하지 않기 때문에 보다 빠른 모드 제어가 가능하다.

2.1 개선된 PFM 모드

그림 2는 한 개의 비교기만을 사용한 개선된 PFM 모드의 피드백 회로도를 나타낸다. 입력 신호로 인덕터 전류 감지 회로 출력 신호 V_{CSC} , 기준 전압 V_{REF} , 출력 케환 전압 V_{FB} , 영 전류 감지 출력 신호 ZC를 사용하며, D는 스위칭 신호로 전력 스위치를 구동하




Fig. 1. The Block diagram of the proposed dual mode buck converter




Fig. 2. Proposed Feedback circuit of PFM mode

는 입력 신호의 역할을 한다. PFM 모드의 피드백 회로는 트랜스미션게이트(transmission gate)로 이뤄진 멀티플렉서(multiplexer), 비교기, 디지털 회로들로 구성되어 있다. 기존의 PWM 모드에서 비교기 2개의 사용을 한 개의 비교기를 사용함으로써 매우 낮은 부하 전류에서의 효율 저하를 개선시킬 수 있다.

그림 3의 경우 제안하는 PFM 모드의 각 노드의 전압 파형이다. 출력 전압의 피드백 전압 V_{FB} 와 기준

전압 V_{REF} 를 비교기를 우선 비교하여 피드백 전압 V_{FB} 가 기준 전압 V_{REF} 보다 낮을 때 비교기가 '1'을 출력하여 set 신호가 '1' 신호를 생성 한다. 이 순간 영 전류 감지 출력 전압 ZC는 '0' 신호를 가지며 스위칭 신호 D는 '1'을 갖는다. 이후 영 감지 전류 신호 ZC는 스위칭 신호 D에 의해 '1' 신호로 변화하며 Set




Fig. 3. the voltage waveforms for proposed PFM mode

신호를 '0'으로 변화시킨다. 또한 DPSS 신호는 디지털 논리를 통해 '0' 신호에서 '1'신호로 변화한다.^[4] 출력 전압은 상승하며 동시에 인덕터에 전류가 저장된다. 이 전류는 전류 감지 회로를 통해서 일정 비율로 감소하여 출력 전압 V_{CSC} 을 생성한다. 이 전압 V_{CSC} 의 최고 높은 부분을 기준 전압 V_{REF} 과 비교를 통해 제약하는 동시에 Reset의 신호를 비교기 지연 시간 동안 '1'을 출력한다.^[3] 이를 통해 스위칭 신호 D는 '0'을 갖는다. 이와 같은 주기는 부하에 따라 같은 주기로 원하는 전압 1.2V를 출력한다.

2.2 주파수 전압 변환을 이용한 가변 모드 제어기 제안하는 주파수 전압 변환을 이용한 가변 모드 제어기는 부하 전류에 따라 높은 효율을 유지할 수 있는 모드로 변환시킨다. 제안하는 주파수 전압 변환을 이용한 모드 전환 제어기는 그림 4와 같다. 부하 전류를 인지하기 위한 입력 신호로 영 전류 감지 출력 신호 V_{ZCD} , PFM 모드에서의 스위칭 신호 V_{PFM-D} , 기준 전압 V_{REF} , 전류의 양을 제어하기 위해 PFM 모드 전환을 위한 Mode1_sel_0~2, 히스테리틱 모드 전환을 위해 Mode2_sel_0~2을 사용하며, 모드 전환 상태를 제어하기 위한 Mode1_EN, 커패시터의 충전된 전류를 주기마다 0으로 만들기 위해 MC, MCB로 구성된다. 출력 신호 V_{mode} 는 디지털 논리 회로의 입력으로 이용하여 Mode1_EN 신호를 제어한다.

부하 전류의 특성을 갖는 영 전류 출력 전압 V_{ZCD} 와 PFM 모드의 스위칭 전압 V_{PFMD} 을 각 모드에 맞게 입력 신호로 사용하여 P형 스위치(MP1)와 N형 스위치(MN1)을 통해서 전류를 커패시터 C_{FVC} 에 충전하여 삼각 파형을 생성한다. 이 때 P형 스위치(MP1)가 켜지는 시간 T_{mode} 에 따라 삼각 파형의 높이




Fig. 4. The mode control using variable Frequency to Voltage

가 변화한다. 해당 높이는 다음 식과 같다.

$$I_{mode} = \frac{dV_{SAW}}{dt}, V_{SAW} = I_{mode} \cdot T_{mode} \quad (1)$$

삼각 파형의 가장 높은 지점과 기준 전압 V_{REF} 을 비교하여 피드백 모드에 따라 이전 상태와 다르게 3번 진행이 다를 경우 모드 전환을 하도록 디지털 논리 회로를 비교기 출력 단에 구성하였다. 또한 삼각 파형이 전류에 따라 변화하는 것을 이용하여 전류의 양을 조절함으로써 모드 제어기의 전력소모를 최소화하여 효율을 극대화 할 수 있다. 또한 효율보다 모드의 특성을 더 고려할 경우 전류 양을 조절함으로써 기준 부하 전류를 이동시킬 수 있다. 그림. 5는 주파수 전압 변환을 이용한 모드 제어기의 각 노드의 파형이다. 그림. 5(a)의 경우 고 부하에서 저 부하로 변화할 때 변환하는 파형이다. 히스테리틱 모드의 경우 Mode1_EN는 '1'이며 고부하일 때 영 전류 감지기 신호 V_{ZCD} 의 '0' 신호가 존재 하지 않으므로 삼각 파형이 발생하지 않다가 저 부하일 때 생성된다. 저 부하에서 생성된 V_{ZCD} 에 따라 커패시터 C_{FVC} 가 충전되어 기준 전압 V_{REF} 이상의 삼각 파형 V_{SAW} 이 3번 동시에 나타 날 경우 저 부하 전류가 흐른다고 인지하여 PFM 모드로 전환을 한다. 그림. 5(b)는 저 부하 전류에서 고 부하 전류로 변화할 때를 나타내며, Mode1_EN는 '0'이다. PFM 모드에서 부하전류가 증가할 경우 스위치 주파수가 증가하여 커패시터 C_{FVC} 에 충전되는 삼각 V_{saw}




Fig. 5. The waveforms of each node according to the load change of the mode control using variable Frequency to Voltage

이 기준전압 V_{REF} 보다 작게 발생된다. 따라서 기준전압 V_{REF} 보다 삼각파형 V_{saw} 이 3번 작게 나타날 경우 고 부하 전류가 흐르는 것으로 인지하여 히스테리틱 모드로 전환한다.

III. 실험 결과 및 고찰

제안된 듀얼 모드 buck 변환기는 0.18 μ m CMOS 1Poly 6Metal 공정을 사용하여 설계하였다. 제안하는 듀얼 모드 buck 변환기의 레이아웃은 그림 6과 같으며, 전체 레이아웃 크기는 1380 μ m \times 1370 μ m이고, 코어 레이아웃 면적은 1.35mm²이다. 레이아웃에서 피드백 회로는 좌측에 배치시켰으며, 전력스위치의 구동회로는 중앙에 배치하였다. 또한 PMOS, NMOS 전력 스위치는 레이아웃 우측에 배치시켰다.

인덕터와 커패시터의 기생 저항을 모델링하여 후 모의실험을 한 PFM 모드 파형은 그림 7과 같다. PFM 모드의 경우 부하 전류 20mA에서의 동작 파형이며 히스테리틱 모드는 200mA의 부하 전류에서의 모의실험 결과이다. PFM 모드에서 85.1kHz의 스위칭 주파수를 가지며, 출력 전압은 1.245V이며 출력 리플 전압은 64.58mV로 나타난다. Set 신호와 Reset 신호에 맞게 Duty 신호가 생성되며 인덕터 부하 전류 I_{Load} 는 기준 전압 V_{REF} 값에 의한 제약으로 일정한 피크 값을 가지며 작동한다. 히스테리틱 모드의 파형은 그림 8과 같이 나타낸다. 기준 클럭 생성기 파형 CLK의 상승 시간과 스위칭 신호 Duty의 상승 시간이 일치하여 2MHz 주파수를 가지며 작동하며, 이는 루프 필터 전압 V_{Ctrl} 의 고정된 일정한 전압으로 확인 할




Fig. 6. The layout of the proposed Dual Mode Buck Converter

수 있다. 출력 전압은 1.244V을 가지며 출력 리플 전압은 16.46mV이다. 제안한 듀얼 모드 buck 변환기의 경우 최대 전력 변환 효율은 히스테리틱 모드에서 80mA에서 95.38%를 가진다.

그림 9는 부하 전류를 20mA에서 500mA로 서서히 변화시켰을 경우 모드 전환을 확인할 수 있는 모의실험 결과이다. 입력 전압이 최저인 2.7V일 때 출력 전압 1.2V를 생성하며 모드 제어 회로에 의해 기준 부




Fig. 7. The each waveform of PFM mode at load current




Fig. 8. The each waveform of Hysteretic Mode at load current 200mA




Fig. 9. The simulation waveform of mode change from 20mA to 500mA

하 전류에서 모드 전환이 낮은 부하 전류에서 높은 부하 전류, 높은 부하 전류에서 낮은 부하 전류에서 이루어진다. 모드가 전환될 때 낮은 부하에서 높은 부하로 변화할 때 언더슈트(undershoot)가 발생하며, 높은 부하에서 낮은 부하로 변화할 때는 오버슈트(overshoot)가 발생한다. 언더슈트의 값은 9.67mV이며 오버슈트는 2.39mV을 발생한다. 인덕터의 전류는 히스테리틱 모드일 경우 고정된 스위칭 주파수를 가지기 때문에 부하 전류와 비례하여 상승하며 일정한 주파수를 가진다. 하지만 PFM 모드의 경우 강제적으로 불연속 전도 모드에서 동작하지만 부하에 따라 주파수가 변화한다. 이를 모의실험을 통해 확인할 수 있다. 출력 맥동 전압은 PFM의 경우 6.23mV를 가지며 히스테리틱 모드인 경우 1.2mV를 갖는다.

표 1에 기존 논문들과 제안하는 벡 변환기의 성능에 대해 비교하였다. 기존 논문들과 유사하게 높은 부하 전류의 경우 2MHz를 유지한다. 그러나 기존 논문^[1]은 저 부하일 때 1.6MHz로 높은 부하를 가진다. 이 때문에 해당 기존 논문에서 효율이 저부하일 때 낮기 때문에 부하 전류 범위가 제안하는 범위보다 작다. 제안하는 듀얼 벡 변환기는 개선된 PFM 모드를 사용함으로써 낮은 부하에서 효율이 개선되어 더 넓은 부하 범위에서 높은 효율을 유지한다. 또한 기존 논문의 장점인 작은 인덕터 1.2uH를 그대로 사용하였음을 알 수 있다. 더욱이 부하 정보를 포함한 주파수 신호를 전압으로 변환하는 회로를 사용함으로써 전이 응답 시간이 기존 논문보다 낮은 5.2us를 소요한다. 효율의 경우 기존 논문과 유사 혹은 2%정도 상승했다. 그러나 기존 논문에 비해 높은 리플 전압을 가진다. 이는 기존 논문과 달리 기생 저항을 고려하여 측정하였기 때문이다.

Table 1. Comparison of the performance of the proposed work with the conventional ones

	[1]	[2]	[8]	This work
Mode	Hysteretic	Dual Mode	Hysteretic	Dual Mode
Frequency (light)	1.6MHz	≤600kHz	≤1MHz	≤1MHz
Frequency (heavy)	2MHz	2MHz	1MHz	2MHz
Inductor	1.2uH	10uH	2.2uH	1.2uH
Capacitor	15uF	10uF	10uF	22uF
Input / Output Voltage	3.7V/1.2V	2.7-5V/1V	2.7-4.2V /1.2V	2.7-3.3V /1.2V
Ripple Voltage	≤20mV	≤20-36mV	-	≤65mV
Load Range	50-500mA	≤460mA	18~700mA	1m~500mA
Mode Transient Response	-	-	-	1.5~30us
Transient Response	8.26us	15us	5us	5.2us
Over / under Shoot	-	68mV	30mV	7mV
Efficiency	85-93%	≤95%	≤95.65%	85-95.38%
Technology	BCDMOS 0.35μm	0.35μm	CMOS 0.35μm	CMOS 0.18μm

IV. 결론

본 논문에서 2.7~3.3V의 입력전압을 받아 1.2V의 출력전압을 생성하여 넓은 부하 전류 범위를 사용하는 휴대기기에 적합한 듀얼 모드 벡 변환기를 제안하였다. PFM 모드에서 비교기의 개수를 축소함으로써 매우 낮은 부하에서의 효율 저하를 개선시킬 수 있었으며, 모드 제어기를 부하 전류의 정보를 갖는 신호를 통해서 부하 전류 변화에 빠르게 대응하여 부하 전류에서의 최고의 효율을 유지할 수 있다. 또한 기존의 히스테리틱 벡 변환기의 삼각과 신호 발생기를 사용함으로써 기존 논문의 장점인 출력 전압 리플을 줄이며 저용량 인덕터 사용을 유지할 수 있었다.

제안하는 듀얼 모드 벡 변환기는 0.18μm 3.3V CMOS 공정으로 제작되었으며 외부소자는 1.2uH의 인덕터 소자와 22uF의 커패시터를 사용하였으며 PLL 보상 및 피드백 전압을 만들기 위한 저항 및 커패시터가 필요하다. 제안하는 듀얼 모드 벡 변환기는 휴대 기기 뿐만 아니라 사물인터넷에서도 응용될 것으로 기대 된다.

References

- [1] T.-J. Jeong and K. S. Yoon, "A CMOS hysteretic DC-DC buck converter with a constant switching frequency," *J. JSTS*, vol. 15, no. 4, pp. 471-476, Aug. 2015
- [2] C.-J. Yim and S.-H. Park, "High efficiency ultra low ripple synchronous buck converter with dynamic control," in *Proc. KIEE*, pp. 198-201, Oct. 2011.
- [3] Y. Jo, T.-H. Lee, J.-G. Kim, and K. S. Yoon, "Dual mode buck converter capable of changing modes," *J. IEIE*, pp. 40-47, Oct. 2016.
- [4] C.-L. Chen, W.-L. Hsieh, W.-J. Lai, K.-H. Chen, and C.-S. Wang "A new PWM/PFM control technique for improving efficiency over wide load range," *IEEE ICECS*, pp. 962-965, Aug.-Sept. 2008.
- [5] T. T. Ha, D.-Y. Chung, D. Park, H.-S. Lee, and J.-W. Lee, "A buck DC-DC converter using automatic PFM/PWM mode change for high-efficiency Li-Ion battery charger," *Int. SoC Design Conf.*, pp. 238-239, Nov. 2014.
- [6] C.-L. Chen, W.-L. Hsieh, W.-J. Lai, K.-H. Chen, and C.-S. Wang, "A new PWM/PFM control technique for improving efficiency over wide load range," *IEEE ICECS*, pp. 962-965, Aug.-Sept. 2008.
- [7] K.-Y. Hu, S.-M. Lin, and C.-H. Tsai, "A fixed-frequency quasi-hysteretic buck converter with PLL-Based two-stage adaptive window control," *IEEE Trans. Cir. and Syst. I: Regular Papers*, vol. 62, no. 10, pp. 2565-2572, Oct. 2015.
- [8] Y.-S. Hwang, J.-J. Chen, W.-J. Hou, P.-H. Liao, and Y.-T. Ku, "A 10- μ s transient recovery time Low-EMI DC-DC buck converter with $\Delta - \Sigma$ modulator," *IEEE Trans. VLSI Syst.*, vol. 24, no. 9, pp. 2983-2992, Sept. 2016.

이 태 헌 (Tae-Heon Lee)



2015년 2월 : 인하대학교 전자공학과 학사 졸업
 2017년 2월 : 인하대학교 전자공학과 석사 졸업
 <관심분야> 전자공학, 혼성신호 회로설계

김 종 구 (Jong-Gu Kim)



2015년 2월 : 인하대학교 전자공학과 학사 졸업
 2017년 8월 : 인하대학교 전자공학과 석사 졸업 예정
 <관심분야> 전자공학, 혼성신호 회로설계

소 진 우 (Jin-Woo So)



2017년 2월 : 인하대학교 전자공학과 학사 졸업
 2019년 2월 : 인하대학교 전자공학과 석사 졸업 예정
 <관심분야> 전자공학, 혼성신호 회로설계

윤 광 섭 (Kwang-Sub Yoon)



1981년 : 인하대학교 전자공학과 학사 졸업
 1983년 : Georgia Institute Inc, Technology 전자공학과 석사 졸업
 1989년 : Georgia Institute Inc, Technology 전자공학과 박사 졸업

1984년 3월~1989년 2월 : Georgia Institute of Technology Research Assistant.
 1989년 3월~1992년 2월 : Silicon Systems Inc, Tustin Calif. U.S.A Senior Design Engineer
 1992년 3월~현재 : 인하대학교 전자공학과 교수
 <관심분야> 전자공학, 혼성신호 회로설계